A. 國密演算法，分組加密演算法，SM4的SM是什麼是縮寫或者說全稱是什麼呢 信息安全
商用密碼的縮寫
這種縮寫方法常見於各種標准及規范的發布。如：GB是國標的縮寫，SB是商用標準的縮寫。
B. 請問目前國際標準的分組對稱加密演算法是哪個DES還是AES
Rijndael是一個密鑰迭代分組密碼，包含了輪變換對狀態的重復作用。輪數Nr 的美國國家標准局倡導的AES即將作為新標准取代DES。 不對稱加密演算法 不對稱加密
C. 已知採用DES分組密碼演算法加密,
子密鑰不可能為7位，密鑰不正確,密鑰只能是8位或者是8的倍數。
D. 分組加密演算法
基於SOC的FPSLIC硬體實現分組加密演算法
1 引言：
美國Atmel公司生產的AT94K系列晶元是以Atmel 0.35 的5層金屬CMOS工藝製造。它基於SRAM的FPGA、高性能准外設的Atmel 8位RISC AVR單片機。另外器件中還包括擴展數據和程序SRAM及器件控制和管理邏輯。圖1-1是Atmel公司的FPSLIC內部結構圖。
圖1-1 FPSLIC內部結構圖
AT94K內嵌AVR內核,Atmel公司的FPSLIC可編程SOC內嵌高性能和低功耗的8位AVR單片機,最多還帶有36KB的SRAM,2個UART、1個雙線串列介面,3個定時/計數器、1個8 8乘法器以及一個實時時鍾。通過採用單周期指令,運算速度高達1MPS/MHz,這樣用戶可以充分優化系統功耗和處理速度。AVR內核基於增強型RISC結構,擁有豐富的指令系統以及32個通用工作寄存器。而且所有通用寄存器都與算術邏輯單元ALU相連;另外,在一個時鍾周期內,執行單條指令時允許存取2個獨立的寄存器,這種結構使得代碼效率更高,並且在相同的時鍾頻率下,可以獲得比傳統的CISC微處理器高10倍的數據吞吐量。AVR從片內SRAM執行程序,由於AVR運行代碼存儲在SRAM中,因此它可以提供比較大的吞吐量,這樣可以使其工作在突發模式上。在這種模式上,AVR大多時間都是處於低功耗待機狀態,並能在很短的時間里進行高性能的處理。微處理器在突發模式運行模式下的平均功耗要比長時間低頻率運行時的功耗低得多。FPSLIC的待機電流小於100 ,典型的工作電流為2-3mA/MHz。在系統上電時,FPGA配置SRAM和AVR程序SRAM都能自動地通過Atmel在系統可編程串列存貯器AT17來裝載。
2 FPSLIC硬體的設計實現：
2.1 硬體實現框圖
圖2-1系統硬體實現框圖
圖2-1是為了實現加密演算法的硬體框圖。計算機通過它的串口和FPSLIC的通信埠UART0相連,用來進行數據的傳送和接收。FPSLIC通過AVR的通信埠等待接收主機傳來的信息,通過內部的下載程序將數據進行處理,最後再傳回到主機上。圖2-1中FPGA是一個計數器,此計數器一上電就從0計數,並用進位輸出信號產生一個AVR中斷,即進位輸出信號RCO連接到AVR的中斷信號INTA0。當AVR接收到由計數器的進位信號產生的中斷時,則執行INTA0的中斷服務程序(ISR)。在此期間
,AVR就給INTA0產生的次數計數,並把它放到8位的AVR-FPGA數據匯流排上,這時就會觸發AVR的寫使能信號(FPGA的aWE信號端)和FPGA的I/O SELECT0信號(FPGA的LOAD信號端),同時從AVR——FPGA數據匯流排上將數據載入計數器。數碼管的各極連接在實驗板上的可編程埠,通過引腳配置用來顯示數據。LED指示燈在AVR I/O輸出的D口,直接將數據通過命令PORTD來顯示。FPGA的時鍾通過GCLK5選自AVR單片機的時鍾。我們以DES數據加密為例,由模擬試驗可以得出DES加密的速率為57.024 kbit/s,它大於串口的最大速率19.2kbit/s,因此可以實時進行數據的加密操作。
一個典型的FPSLIC設計通常應該包括以下幾個步驟：
1. 利用聯合模擬軟體建立一個FPSLIC工程。
2. 預先建立一個AVR軟體模擬程序文件。
3. 預先建立一個FPGA的硬體模擬程序文件。
4. 設置和運行AVR-FPGA介面設計。
5. 運行布局前的聯合模擬Pre-layout Converification（這一步是可選擇的）。
6. 運行Figaro-IDS進行FPGA的布局布線。
7. 運行布局後的聯合模擬Pos-layout Converification（這一步是可選擇的）。
8. 器件編程數據下載與實驗驗證。
我們以DES數據加密為例,(新建的工程名為lab1.apj,AVR模擬程序文件為desjiami.asm,FPGA的硬體模擬程序為Count.vhdl)。
2.2 編譯AVR的模擬程序軟體
(以上程序代碼是整個模擬的程序框架,最主要的是對介面進行初始化和對發送和接收部分進行設置,以便進行串口的通信)
2.3器件編程與試驗驗證
1. 將下載電纜ATDH2225的25針的一端從計算機的並行口接出,令一端10針扁平線插入ATSTK94實驗板的J1插頭上。下載電纜的標有紅色的線和J1插頭的第一腳連接。
2. 因為要和計算機串口進行通信,因此要製作一個串口連接電纜,其九針連接電纜的連接關系如下圖2-2。電纜一端連接在計算機的任意串口上,另一端連接在實驗板上的UART0上。連接電纜只需要連接三根線,UART0的2端連接在FPSLIC的發送端,因此它和計算機的串口2端(接收數據端)相連。UART0的3端連接在FPSLIC的接收端,因此它和計算機的串口2端(發送數據端)相連。
&n
bsp; 圖2-2 串口通信連接指示圖
3. 選擇4MHz時鍾,即在實驗板上將JP17設置在靠近板子內側位置,而將JP18不連接,也就是將其連接跳線拔掉。
4. 將直流9V電源接頭插入ATSTK94實驗板的電源插座P3上。
5. 將實驗板上的開關SW10調至PROG位置。開關SW10有編程(PROG)和運行(RUN)兩種連接。在編程位置,用戶可以通過下載電纜和下載程序軟體CPS,將System Designer生成的FPSLIC數據流文件給配置存儲器編程。在運行位置,FPSLIC器件將載入數據流文件並運行該設計。
6. 打開電源開關SW14,即將它調整到ON位置。這時候實驗板上電源發光二極體（紅色）發光,表示實驗板上已經上電。這樣,硬體就連接完畢,等待下一步的數據下載。
7. 單擊OK按鈕,即生成數據流文件,它將下載到ATSTK94實驗板的配置存儲器中,這時,Atmel的AT17配置可編程系統(CPS)窗口被打開,如下圖2-3,並自動給器件編程。
圖2-3 FPSLIC控制寄存器設置對話框
在Procesure下拉列表框中選擇/P Partition,Program and Verify from an Atmel File。在Family下拉列表框中選擇AT40K/Cypress,在Device下拉列表框中選擇AT17LV010(A)(1M)。其餘採用系統的默認值。然後點擊Start Proce按鈕,如果電纜等硬體設置正確,那麼程序將下載到實驗板上。
8. 將開關SW10調至RUN位置,打開串口調試程序Accesspot129軟體。對於Accessport129的設置為：串口為COM1(根據用戶選擇的計算機埠來設定),波特率：9600,校驗位：NONE,數據位為8 ,停止位選擇1,串口開關選擇開;
3 試驗結果：
圖3-1中,下面方框中是要輸入的64比特的明文,(程序中輸入的明文為0123456789ABCDEF),當這64個比特的數據全部輸入完畢後,點擊發送按鈕,在軟體上方的數據接收端顯示出經過DES演算法加密後的密文(85E813540F0AB405)。通過硬體實現的的結果和實際
模擬結果是完全一致的。同時通過數碼管也分別顯示出最後的加密數據。至此整個硬體試驗結束。
圖3-1 Accesspot串口調試軟體顯示的結果圖
從上面的串口調試軟體可以看出,DES演算法的模擬是正確的也是可以在實際中應用的。同理,可以通過以上的方法來實現DES解密和AES等其它的分組加解密。
E. 為什麼某些分組密碼的操作模式僅使用加密演算法而其他的模式既使用加密演算法又使用解密演算法
應該是為了效率問題，有些分組密碼已然足夠安全，再用解密演算法的話，只會降低效率
F. 簡述序列密碼演算法和分組密碼演算法的不同
分組密碼是把明文分成相對比較大的快，對於每一塊使用相同的加密函數進行處理，因此，分組密碼是無記憶的，相反，序列密碼處理的明文長度可以小到1bit，而且序列密碼是有記憶的，另外分組密碼演算法的實際關鍵在於加解密演算法，使之盡可能復雜，而序列密碼演算法的實際關鍵在於密鑰序列產生器，使之盡可能的不可預測性。
G. rsa演算法是分組密碼嗎
不是，rsa主要用來加密一些短的比特流，直接用比特的明文編碼數字的指數來加密解密
H. 即使分組加密演算法是安全的，為什麼說採用ecb方式加密依然存在不安全性
加密演算法在傳輸過程中就會有數據報文輸出，輸入，這個過程中被嗅探工具探知以後，在大數據伺服器上進行解密演算法， 算出後，就可進行攔截，偽造，等手法，讓你不知不覺中招，
所以說沒有那種加密演算法是完全安全的，只有不停的更新演算法，才能保證不被破解。這是一個長期的工作， 只有一些國際企業才有這種實力，長期進行加密演算法更新，ps（國際常用的加密演算法也就那麼幾種，自己網路搜搜）