㈠ Verilog 編譯過程圖解
如果是Quartus II軟體的話可以在頂層原理圖中手動挨個輸入管腳分配信息，也可以建立一個TCL文檔，把開發板的管教都放進去，然後才在TOOLS裡面有一個TCL執行選項的，直接就自動分配了，不過信號名和管教名要對應起來。如果用ACTEL的LIBERO軟體，它有一個版塊是專門用來管教分配的，也是手動分配就行的。XINLINX的暫時沒用過，抱歉。
㈡ verilog編譯指令是什麼
編譯器指令在指令之後的整個編譯過程中有效（可跨越多個文件）
可以理解為對編譯器進行「指示」 告訴編譯器一些用戶定義的規則
VHDL沒有編譯器指令（但是有EDA工具編譯器指令）
某些EDA工具提供只有該工具可識別的編譯器指令（不是標准 可以同時支持verilog和VHDL）
電子設計流程中 rtl到網表（以及各層次網表之間）的轉換叫「綜合」 這種說法是准確的
編譯是軟硬體通用的 意思是把編程語言轉換成機器碼（包括語法檢查）
平時基本上可以理解為一個意思
㈢ veriloga 的用什麼軟體編譯，什麼模擬
可以使用MAXPLUS II軟體進行編譯模擬（簡單易上手），不過它只能模擬本身程序的時序功能。如果想附帶外接電路或者單片機的話，modelsim軟體也是不錯的選擇。
㈣ verilog程序編譯不成功
mole Dorder(order1,order2,man1,man2);
最後需要一個分號的喲~~
㈤ verilog原理圖編譯錯誤，各個模塊單獨編譯沒錯，請指導
好吧，根據樓主的描述我給出以下幾個可能性，請樓主自己試試。希望能幫助你解決問題。 1.你編譯下看看是不是有編譯錯誤。如果有錯誤肯定是不行的。 2.檢查一下MMC卡是不是安裝正確且到位。確保MMC安裝好了。 3.很重要的一點，西門子300的PLC有一種情況（其實不光300,200也有這個問題）：當你使用的M變數超范圍時，編譯時沒有錯誤的，但是下載會有問題，各種犀利的錯誤。比如西門子200的跳轉指令，LBL設置一個1000也是沒問題的，編譯不報錯，但是不能下載。所以檢查你的從程序是不是使用M超出范圍了。
㈥ VERILOG中編譯、適配、綜合、下載是什麼意思
我盡量用簡單的語言說明一下。
編譯：對文本描述的verilog語言進行分析並進而轉化為能夠供下載到FPGA(為了跟你所問的問題相對應，此處就針對FPGA等可配置器件流程展開回答，本來verilog也可以用於ASIC（專用集成電路）設計的)。它是一個包含多個概念的統一說法。編譯可以包含語法分析、綜合、適配等多個環節。
綜合：綜合是把verilog語言描述的抽象層次較高的設計描述轉化成為抽象層次較低的電路網表，表現為一般的數字邏輯，能夠對應到具體的門級邏輯。
適配：把綜合後的具體數字邏輯映射到具體的不同型號當中的FPGA器件中去，包括選擇哪一些基本邏輯單元（主要包含LUT和寄存器單元等），以及布局布線等。
下載：下載就是將整個編譯過程完成的可下載二進制信息通過下載線從計算機端傳遞到FPGA開發板端，並完成FPGA內部電路的具體配置（LUT中的存儲信息以及連接線的連接開關設置等等），形成具有相應功能的功能電路。