38編譯器真值表

『壹』 38解碼器,真值表問題。有沒有輸出電平正好和下面的真值表相反的38解碼器

我想可能不會有。因為這不必勞神，輸出端加個非門問題就解決了……

『貳』 如何用3/8線解碼器74LS138完成全加器的功能

首先得弄清楚全加器的原理，你這里說的應該是設計1位的全加器。
全加器有3個輸入端：a,b,ci；有2個輸出端：s,co.
與3-8解碼器比較，3-8解碼器有3個數據輸入端：A,B,C；3個使能端；8個輸出端，OUT(0-7)。
這里可以把3-8解碼器的3個數據輸入端當做全加器的3個輸入端，即3-8解碼器的輸入A、B、C分別對應全加器的輸入a,b,ci；將3-8解碼器的3個使能端都置為有效電平，保持正常工作；這里關鍵的就是處理3-8解碼的8個輸出端與全加器的2個輸出的關系。
現在寫出全加器和3-8解碼器的綜合真值表：
（A/a,B/b,C/ci為全加器和解碼器的輸入，OUT為解碼器的輸出（0-7），s為加法器的和，co為加法器的進位輸出）PS:假定解碼器的輸出為高電平有效。
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根據上面的真值表，可以設計出電路圖：
將3-8解碼器的輸出OUT(1、2、4、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的和；將3-8解碼器的輸出OUT(3、5、6、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的進位輸出。即完成了加法器的設計。
回過頭來分析：
當加法器的輸入分別為：a=1,b=0,ci=1時，對應3-8解碼器的輸入為A=1,B=0,C=1，這是解碼器對應的輸出為OUT(5)=1,其餘的為0，根據上面設計的連接關系，s=0,co=1,滿足全加器的功能，舉其他的例子也一樣，所以，設計全加器的設計正確。

『叄』 解碼器根據真值表所得卡諾圖為何會有六個任意相

看直值表，後6行就是有6個任意項的原因

『肆』 使用38解碼器實現一個一般邏輯表達式

令74ls138的三個選通輸入依次是abc
y1=ac的話
列出真值表，當abc=101或者111的時候
y1=1。
當abc=101時，解碼器選擇y5(即此時y5輸出0，其餘輸出1)
將y5和y7接到門電路的與非門即可。
y2
y3的實現同理
y2好像可以化簡
a先跟bc取異或再跟bc取與
。

『伍』 問個用VHDL描述的帶使能端的38解碼器

USE ieee.std_logic_1164.all;
少了一個分號

『陸』 用3線-8線解碼器和與非門設計一個全減器的真值表怎麼寫

全減器真值表如下：其中Ai和Bi表示二進制數的第i位，Ci表示本位最終運算結果，即就是低位向本位借位或本位向高位借位之後的最終結果，Di-1表示低位是否向本位借位，Di表示本位是否向高位借位。
Ai Bi Di-1 Ci Di
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

『柒』 利用38解碼器實現Y＝AB

將邏輯函數y=AB+BC展開為最小項表達式，然後把與這些最小項相對應的138輸出端分別接到與非門的輸入端即可

『捌』 3-8解碼器的功能

1、當一個選通端（E1）為高電平，另兩個選通端為低電平時，可將地址端（A0、A1、A2）的二進制編碼在Y0至Y7對應的輸出端以低電平譯出。（即輸出為Y0至Y7的非）比如：A2A1A0=110時，則Y6輸出端輸出低電平信號。

2、利用 E1、E2和E3可級聯擴展成24線解碼器；若外接一個反相器還可級聯擴展成32線解碼器。

3、若將選通端中的一個作為數據輸入端時，74LS138還可作數據分配器。

4、可用在8086的解碼電路中，擴展內存。

(8)38編譯器真值表擴展閱讀

一個現代解碼器的主要工作流程：源代碼(source code) →預處理器(preprocessor) →編譯器 (compiler) →目標代碼(object code) →鏈接器(Linker) →可執行程序(executables)。

高級計算機語言便於人編寫，閱讀交流，維護。機器語言為計算機能直接解讀、運行的。

解碼器將匯編或高級計算機語言源程序（Source program）作為輸入，翻譯成目標語言（Target language）機器代碼的等價程序。

源代碼一般為高級語言 (High-level language)， 如Pascal、C、C++、Java、漢語編程等或匯編語言，而目標則是機器語言的目標代碼（Object code），有時也稱作機器代碼（Machine code）。

對於C#、VB等高級語言而言，此時編譯器完成的功能是把源碼（SourceCode）編譯成通用中間語言（MSIL/CIL）的位元組碼（ByteCode）。

最後運行的時候通過通用語言運行庫的轉換，編程最終可以被CPU直接計算的機器碼（NativeCode）。

『玖』 如何用38解碼器構成全減器

A,B,CI輸入解碼器的三個輸入端
真值表如下
A B C F
0 0 0 0
0 0 1 1X
0 1 0 1X
0 1 1 0X
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1X

解釋下真值表：輸出F是0的話加個非門，然後把八個輸出來一個大或門，或出來的就是D
帶X的幾個，輸入端用與門與起來，注意在輸入端，意思你懂不，就是0加非門然後1直接與，三個輸入與起來，一共有4組，把這四組或起來，就是Co。

『拾』 74ls138是3—8線解碼器,根據下圖寫出函數表達式,做出真值表

用一片進行高三位解碼，8個輸出分別用來分別控制8片解碼器進行低三位解碼。再將這8片的輸出(共64個輸出)作為(總)解碼的輸出。 所以是9片。嘎嘎