工頻濾波演算法

❶ 怎樣去除50hz工頻干擾

1、應該說數字濾波器可以有效減小50Hz工頻的干擾，岩升搜完全消除是不可能的。2、以20ms為最小單位的整倍粗歷數周期笑族濾波，可以有效減少工頻的干擾。

❷ 對直流信號進行fir濾波。比如，直流3v，帶某種雜訊，ad采樣信號在3附近。如何利用fir濾波實現輸出最優值

在數字信號處理系統中，有限脈沖響應(finite impulse response，FIR)數字濾波器是一個非常重要的基本單元。近年來，由於FPGA具有高速度、高集成度和高可靠性的特點而得到快速發展。隨著現代數字通信系統對於高精度、高處理速度的需求，越來越多的研究轉向採用FPGA來實現FIR濾波器。而對於FIR濾波器要充分考慮其資源與運行速度的合理優化，各種不同的FIR濾波結構各具優缺點，在了解各種結構優缺點後才能更好地選擇合適結構來實現FIR濾波。
1 FIR數字濾波器
FIR數字濾波器由有限個采樣值組成，設計中在滿足幅值特性時，還能保證精確、嚴格的相位特性，因此在信號處理等領域得到廣泛的應用。
對於FIR濾波器，其輸出y(n)表示為如下形式：

式中：N為濾波器的階數(或抽頭數)；x(i)表示第i時刻的輸入樣本；h(i)為FIR濾波器的第i級抽頭系數。
由於FIR濾波器的沖擊響應為一個有限序列，其系統函數可表示為：

FIR濾波器的基本結構如圖1所示。FIR濾波器只在原點處存在極點，所以這使得FIR濾波器具有全局穩定性。同時FIR濾波器滿足線性相位條件，其沖擊響應序列為實數且滿足奇對稱或偶對稱條件，即：

2 實現方法
運用FPGA來實現FIR數字濾波器的結構多種多樣，但是主要有以下幾類：串列結構、並行結構、轉置型結構、基於FFT演算法結構、分布式結構。其他類型的FIR濾波器結構都可以由以上幾種結構衍生而來。
2．1 串列結構
由表達式(1)可知，FIR濾波器實質是做一個乘累加運算，其濾波器的階數決定了一次乘累加的次數，其串列結構如圖2所示。

串列結構的FIR濾波器結構簡單，硬體資源佔用少，只需要復用1個乘法器和1個加法器，所以成本較低。但是，這種結構的FIR濾波器要經過多個時鍾周期才有輸出，同時，內部時鍾周期還受到乘法器運算速度的影響，所以該結構的FIR濾波器處理速度慢，只適用於濾波階數較低且處理速度要求低的系統。
2．2 並行結構
將串列結構的FIR濾波器展開就可以得到並行結構的FIR濾波器，並行FIR濾波器結構又稱作直接型FIR濾波器結構，這種結構是直接根據圖1的濾波器結構，用多個乘法器和加法器並行實現。通常考慮到其濾波器系數的對稱性，先對輸入值進行加法運算，再進行乘法運算，最後累加輸出，以此來減少乘法器的個數，其結構如圖3所示。

並行結構的FIR濾波器在1個周期內可以完成1次濾波，運行速度快，雖然利用濾波系數對稱性，但仍要佔用大量的乘法器和加法器，特別對於濾波階數高的濾波器，其資源佔用較多，如對於256階的濾波器，其需要128個乘法器來實現。為提高濾波器速度，常引入流水線結構，即在每次加法或者乘法運算後加入1個寄存器存儲數據，使得濾波器可以運行在更高的頻率上。
2．3 轉置型結構
根據轉置定理，如果將網路中所有的支路方向倒轉，並將輸入x(n)和輸出y(n)相互交換，則其系統函數H(z)不變。通過轉置定理，將並行結構的FIR濾波器變換就可以得到轉置型FIR濾波器，其結構如圖4所示。

基於並行結構的轉置型FIR濾波器實現了數據的並行輸入，在1個周期內就能完成1次濾波，並且各級結構相同，在每個階段都可以讀出數據，可以對濾波階數進行擴展或者縮減，實現任意階數的濾波器。但是由於基於的是並行結構，便有著並行結構的一些缺點，主要是對於高階的濾波器，其資源佔用量是巨大的，設計成本高。雖然這樣，轉置型FIR濾波器仍是應用廣泛的一種濾波器。
2．4 基於FFT的結構
應用快速傅里葉變換(fast fourier transform，FFT)實現FIR濾波器是一種快速實現濾波演算法的重要途徑。由式(1)可知，FIR濾波器的輸出y(n)是輸入x(n)與系統沖擊響應序列h(n)的卷積，應用FFT可以快速實現卷積變換。如圖5所示，先將輸入信號x(n)通過FFT變換為它的頻譜采樣值X(k)，然後再與FIR濾波器的頻響采樣值H(k)相乘，H(k)可事先存放在存儲器中，最後再將乘積X(k)H(k)通過快速傅里葉反變換(IF-FT)還原為時域序列，即得到輸出y(n)。

為實現FFT，根據兩有限長序列的線性卷積可用其循環卷積代替而不發生混疊，必須選擇循環卷積長度N≥N1+N2-1，即將x(n)和h(n)補零至長度為N的序列，即：

在基於FFT的FIR濾波器結構中，求X(k)，H(k)以及反傅里葉變換y(n)需要的乘法次數均為N／2log2N，而計算X(k)H(k)需要N次乘法，所以基於FFT的總乘法次數為mf=3／2Nlog2N+N。由於h(n)滿足式(3)條件，所以直接卷積所需的乘法次數為md=1／2N1N2。假設N1=N2，則比較這兩種乘法計算量有：

從表1可知，當N1<42時，FFT法的運算量小於直接卷積的運算量，當N1=42時，FFT法的運算量與直接卷積的運算量相當，當N1>42時，FFT法的運算量大於直接卷積的運算量，並且隨著N1增加，FFT法的運算速度越來越快，特別是N1=8 192時，FFT法的運算速度與直接卷積相比快上將近100倍。

2．5 分布式結構
2．5．1 分布式演算法原理
分布式演算法(distributed arithmetic，DA)於1973年就由Croisier提出，但是直到FPGA出現，才廣泛的被應用於FPGA中計算乘累積和。
對於有符號數x(n)可以用下式的補碼形式表示：

對於式(7)中的h(i)xb(n-i)代表著輸入數據x(n-i)的第i位與抽頭系數h(i)的乘積，對於FIR濾波器，其系數h(i)是常數，所以可以事先構造一個查找表。該查找表存儲所有h(i)xb(n-i)的乘積值，通過輸入(xb(N-1)，xb(N-2)，…，xb(0))對該表定址，然後將查得的值乘上2b後移位累加便得到濾波器輸出y(n)。該查找表構造規則如表2所示。

2．5．2 基於分布式演算法的FIR濾波器結構
基於分布式演算法的FIR濾波器主要有3種結構類型。
(1)第一種結構為串列分布式結構。串列分布式FIR濾波器的原理為，首先用所有N個輸入量的最低位對DA查找表進行定址查值，得到一個部分積，將部分積右移一位即相當於除以2後放到寄存器中暫存。同時，N個輸入量的次低位開始對DA查找表進行定址查值，得到另一個部分積，把該部分積與上一個儲存在寄存器中的值進行相加，相加後的值再右移一位放到寄存器中。以此重復循環累加，直到所有位數都定址完
成，注意最高位定址後的部分積是相減，最後所得到的值就是所需要的結果。
當N過大，即FIR濾波器的濾波階數很高時，採用一個查找表來實現將使得存儲查找表的ROM變得十分龐大。為此可採用部分表結構，即將查找表劃分為多個部分，N個輸入量的同一位對應不同的部分表定址。圖6所示即為基於4輸入部分表結構的串列DA結構。

(2)第二種結構為並行分布式結構。並行分布式結構就是將N個輸入量的不同位進行同時查表，而相同位送入同一個ROM定址，不同位有不同的ROM。其結構如圖7所示。

第三種結構為串並結合分布式結構。它是一種折中方案，既要求速度不太高又要求資源佔用少。對於串列分布式演算法，是一次一位(one bit-at-a-time，1BAAT)查找表，而並行分布式演算法是一次B位(B bits-at-a-time)。所以串並結合分布式演算法採用一次多位，如2BAAT，3BA-AT。圖8所示為4BAAT查找表結構圖。
圖8中位數B是4的倍數，SRL為移位寄存器。SRL中第1行從右邊數第1列為數據的0位，第2列為數據的1位，第3列為數據的2位，第4列為數據的3位。類似地，第2行右數第1列為數據的4位，第2列為數據的5位，第3列為數據的6位，第4列為數據的7位。以後各行按相似的數位順序排列。在第一個時鍾周期，數據的0，4，…，B-4位同時進入查找表ROM中，查出所要的數據，第二個時鍾周期，1，5，…，B-3位同時進入ROM中，查出所要的數據，所查得的數據傳遞給下一級累加器進行累加，這樣依次對剩下的各數據位進行同樣的操作。由於每個塊之間相差4位，即16倍，為了對應位相加，所以乘16。FIR濾波器的分布式演算法結構比單獨用乘法器實現的速度快，特別是濾波階數越高，其優勢更加明顯。分布式結構中，串列結構是1次查詢1位，所以對B位的數據在不算上移位寄存等的時間，完成1次濾波需要B個時鍾周期；而並行結構只需要1個時鍾周期便完成濾波，所以並行結構是速度最優的結構，但是並行結構需要B個DA查找表，需要大量的ROM來儲存，加大了硬體資源的消耗，特別是階數越高，硬體規模將十分膨大；串並結構綜合兩種結構優勢，實現在速度和規模上的協調。實際應用中。需根據系統的要求來選擇合適的結構。
3 結語
本文定性地分析了各種FIR濾波器的FPGA實現方法。對於低階的FIR濾波器可採用串列結構、並行結構以及轉置型結構來實現，而並行結構和轉置型結構的FIR濾波器以犧牲資源損耗來實現了速度上優勢；對於高階的FIR濾波器，基於乘法器結構的串列結構、並行結構及轉置型結構在速度上難以達到高速處理的要求，而分布式演算法將乘法轉換為查表和累加的結構，使得分布式結構的FIR濾波器在速度上得到了提高，但三種不同形式的分布式結構要在綜合考慮資源以及速度的基礎上進行合理選擇；同樣採用FFT實現的FIR濾波器以減少運算量來獲得了速度上的提高，特別是濾波階數越高其速度提升越明顯。
現代工程技術領域對濾波系統的帶寬、高速、信號的實時性處理等方面要求越來越高，在運用FPGA來實現FIR濾波中，基於乘法器結構的FIR濾波器無法滿足以上要求，而分布式結構的FIR濾波器巧妙地運用ROM查找表來實現固定系數的乘累加運算，避免了乘法運算，並且在隨後的每級加法運算中引入流水線結構，提高了速度。因此採用分布式演算法實現FIR濾波器是目前研究的熱點，同時無論哪種分布式演算法都要使用ROM來做查找表，但是隨著濾波階數的增加，ROM的數量將會增加，在進一步提高速度的情況下如何減少ROM的數量是今後亟待解決的問題。
(本文轉自電子工程世界：http://www.eeworld.com.cn/FPGA/2011/0331/article_1969.html)

❸ 怎麼隔離工頻信號

隔離工頻信號的方法：
1、降低阻抗如果雜訊是空間輻射進入的，說明設計存在高阻抗輸入點，降低阻抗便可以抑制工頻干擾。
2、軟體濾波如旁掘果是傳導，需要切斷傳導途徑來抑制工頻干擾，比如螞啟拆從電源耦合進入的，可以對電源進行二次變換等，如果信號頻段和工頻不一致，可以濾波，採用陷波濾波器，或者軟體濾悶棗波等。平滑濾波器是數字濾波中較早使用的方法，該演算法簡單處理速度快，濾波效果較好，但存在明顯不足，通帶較窄，影響有用信號的分析，有嚴重削峰。

❹ 穩壓電路的濾波電容值具體怎麼計算

看看電容C乘以電阻R等於什麼：也就是說，電容與電阻的乘積是時間。對於穩壓電源的濾波電容來說，有如下關系式：在這個式子中，是等效負載電阻，它近似等於輸出電壓除以輸出電流；T是工頻沒褲猛周期，其值為0.02s，C就是濾波電容。設輸出電壓為15V，輸出電流為500mA，代入上式，得到：也即濾波電容為1670微法，取為標稱值2000微法，我們取時間t=T/2，這里的T就是工頻周波20毫秒，半個周波即為T/2=10ms。再由此推得濾波電容的計算式： 這個式子，在模電的串聯型穩壓電源的計算中肯定有，只需要大家自己去查閱一下就可以了。 我們從這個式子中可以看出，濾波電容的容量與電源的輸出電流成正比，與輸出電壓成反比。輸出電壓越高，濾波電容的取值反而會降低。另外，我們注意到濾波電容有兩個，分別位於整流橋的輸出端和調整管射極輸出端。因此計算得到的濾波電容值也要按兩部分來分配。一般地，整流橋輸出端的濾波電容值略大，或者取兩只濾波電容等值。但總的原則是：兩只濾波電容值的和等於計算值即可。參考書是：任何一本《模擬電子技術》教材。評論區中說參考《開關電源的原理與設計》是不對的，開關電源配套的濾波電容其計算方法與串聯型穩壓電源濾波電容的計算方法不同。兩者的頻率相差較大，後者為工頻。通過這個例子，我們可以看出理解電路分析的結論是多麼重要。電路分析會在不經意間冒出來考純攔驗我們的靈活運用能枯橋力。在我的職業生涯中這已經成為常態了。

❺ 工頻交流電有效值計算

有效值

在交流電變化的一個周期內，交流電流在電阻R上產生的熱量相當於多大數值的直流電流在該電阻上所產生的熱量，此直流電流的數值就是該交流電流的有效值。例如在同一個電阻上，分別通以交流電i（t）和直流電I，通電時間相同，如果它們產生的總熱量相等，則說這兩個電流是等效的。交流電的有效值通常用U或（I）來表示。U表示等效電壓，I表示等效電流。設一電族源悶阻R，通兆彎以交流電i，在很短的一段時間dt內，流經電阻R的交流電可認為是恆定的，因此在裂陪這很短的時間內在R上產生的熱量dW=i^2*R*dt

例如，城市生活用電220伏特表示的是有效值，而其峰值約為311伏特。

工頻就是一般的市電(工業用電)頻率，在我們國家是50赫茲。工頻是很低的頻率。我國通常叫的工頻，就是指50HZ的交流電。工頻電流是電流的種類之一，也是最危險的電流之一，對人體具有很大的傷害作用。

流電（英文:AlternatingCurrent，簡寫AC）是指大小和方向都發生周期性變化的電流，因為周期電流在一個周期內的運行平均值為零，稱為交變電流或簡稱交流電。英文簡寫為AC。不同直流電，其方向都是一樣。通常波形為正弦曲線。交流電可以有效傳輸電力。但實際上還有應用其他的波形，例如三角形波、正方形波。生活中使用的市電就是具有正弦波形的交流電。

❻ 測量的直流電壓受到工頻及其諧波干擾，如果用平均濾波演算法，怎樣確定平均點數

工頻50Hz，當波形畸變為非正弦波時，可利用傅里葉級數展開為不同頻率的正弦分量和直流分量，我們把其中的50Hz的稱為基波，100Hz的稱為二次諧波，150Hz的做消稱為三次諧波及其它的高次諧波。直流供電系統，也因為換流等原因會產生一些諧波分量。可以這樣認為，一個電壓或電流量的主要成分稱為基波，夾雜的其它頻率的量被稱為諧波。
消除方法，一般採用濾波器或阻波器。即把不需要的頻率量給濾掉純如知或阻斷。另外，一般利用通入大地的電流做測量工作，最好不用50Hz交流電和直流電，因為市電50Hz對其會有較大幹擾，直流電通入大地有電解作用，都會使測量結果產生橡冊很大誤差。最好採用不是50Hz和其整數倍的頻率，以減小工頻及其諧波干擾。