Ⅰ quartus中怎樣編譯打開的文件
將要編譯的文件設為當前文件就可以編譯了，或者打開文件的時候，先打開一個類quarus圖標的你需要的文件的文件名，然後再打開文件就可以直接編譯了
Ⅱ 你好，在QUARTUS II 里怎樣把多個編譯文件連在一起呢，請指教！
利用元件例化，最好把各個模塊放在同一工程里（也可以不放在同一工程里，要調用比較麻煩），頂層文件給你個例子：LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; --使用庫和程序包
ENTITY FREQTEST IS --定義FREQTEST實體
PORT(CLK :IN STD_LOGIC;
FSIN :IN STD_LOGIC;
DOUT :OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END FREQTEST;
ARCHITECTURE struc OF FREQTEST IS
COMPONENT TESTCTL --調用元件TESTCTL
PORT(CLK:IN STD_LOGIC;
TSTEN : OUT STD_LOGIC;
CLR_CNT :OUT STD_LOGIC;
Load :OUT STD_LOGIC );
END COMPONENT TESTCTL;
COMPONENT CNT10 --調用元件CNT10
PORT(CLK : IN STD_LOGIC;
CLR: IN STD_LOGIC;
ENA : IN STD_LOGIC;
CQ :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
CARRY_OUT :OUT STD_LOGIC);
END COMPONENT CNT10;
COMPONENT REG16B --調用元件16位鎖存器
PORT( Load : IN STD_LOGIC;
din : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
DOUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END COMPONENT;
SIGNAL Load1,TSTEN1, CLR_CNT1 : STD_LOGIC; --定義內部信號
SIGNAL DTO1 : STD_LOGIC_VECTOR(15 DOWNTO 0);
SIGNAL CARRY_OUT1 :STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
U1 : TESTCTL PORT MAP(CLK=>CLK, TSTEN=>TSTEN1,CLR_CNT=>CLR_CNT1, Load=>Load1);--例化語句，將節點進行電氣連接
U2 : REG16B PORT MAP(Load=>Load1, DIN=>DTO1,DOUT=>DOUT);
U3 : CNT10 PORT MAP(CLK=>FSIN,CLR=>CLR_CNT1,ENA=>TSTEN1,CQ=>DTO1(3 DOWNTO 0),CARRY_OUT=>CARRY_OUT1(0)); --將計數器節點進行電氣連接
U4 : CNT10 PORT MAP(CLK=>CARRY_OUT1(0),CLR=>CLR_CNT1,
ENA=>TSTEN1,CQ=>DTO1(7DOWNTO 4),
CARRY_OUT=>CARRY_OUT1(1));
U5 : CNT10 PORT MAP(CLK=>CARRY_OUT1(1),CLR=>CLR_CNT1,
ENA=>TSTEN1, CQ=>DTO1(11 DOWNTO 8),
CARRY_OUT=>CARRY_OUT1(2));
U6 : CNT10 PORT MAP(CLK=>CARRY_OUT1(2),CLR=>CLR_CNT1,
ENA=>TSTEN1, CQ=>DTO1(15 DOWNTO 12),
CARRY_OUT=>CARRY_OUT1(3));
END struc;
Ⅲ quartus怎麼編譯使用
可以有增量式編譯
Ⅳ quartus怎麼不能開始編譯我打開了下載的一個vhdl 語言的一個文件，怎麼不能開始編譯
首先看看這個vhdl語言文件是不是在一個工程中，並且實體名必須和工程名相同，這樣才可編譯。第二是模擬，建立了波形文件，要打開模擬工具，進行功能模擬，輸出模擬圖才可正確模擬。
Ⅳ quartus ii 9.1中，怎麼設置單獨對某個文件進行編譯
1.如果只是想檢測語法錯誤，編輯框左邊的工具按鈕中有一個叫analog current file的按鈕，用於檢測當前打開的文件語法錯誤
2.建議你一個文件一個文件的完成，quartus每次綜合都是將所有的源文件都編譯一次，不管是否調用過
Ⅵ 求教關於QuartusII的文件編譯問題
這個問題還么有考慮過...不過建議還是從頂層文件對整個工程進行編譯來估算比較合理。
Ⅶ Quartus II中的完全編譯包括幾個環節每個環節分別完成什麼功能
直接全編譯(Ctrl + L)就知道有哪些環節了
分析和綜合:這里主要是檢查每個源文件的語法錯誤,生成門級代碼,模塊之間的錯誤可能檢查不出來;
布局和布線:針對不同的器件進行優化,布局布線,這是關鍵步驟
匯編:產生編程文件,簡單的fpga工程就完了
完整的步驟還有時序約束,約束完再編譯,查看時序分析是否滿足條件,再修改,這是一個反復的過程,如果要用第三方的工具進行模擬還需要單獨生成對應的時序網表,包括一下模擬模型,延時輸出文件等
Ⅷ QUARTUS 一個工程多個文件如何編譯
自頂向下設計，可以有多個文件，正常編譯。
Ⅸ <<<quartus II>>>如何將幾個文件導入到同一個工程文件中
一個工程裡面一般都是只有一個文件，否則編譯時就不知道是哪個了。
在設計頂層文件時，我到是添加過多個文件到同一個工程中去步驟如下：
project---add/remove file toproject---點擊「三個點」---找到你要添加的文件----add---確定，就好了。
回到主頁面，在左上腳中點 files---device design files 中就可看到你添加的文件了。
我也是初學，也不很懂，不知道是不是你想要的，但上面的步驟只是在設計頂層文件時用到的
Ⅹ 怎樣在quartus中，同一工程下，編譯幾個不同的模塊，以便以後隨時作為庫調用
把所有模塊加入到同一工程下 再把所編譯的模塊設為頂層文件 再進行編譯