鎖相環技術pdf

A. 鎖相環的作用

鎖相環是與晶元的時鍾有關的模塊,比如一個數字晶元肯定有一個時鍾信號（作用類似於鍾表,讓晶元的各個模塊在它的變化中,調節自己的工作進度）,初了解來似乎用一根導線來代替這么大一塊電路更好.

鎖相環顧名思義是一個能夠「鎖住」相位的環,更具體點解釋如下：最簡單的鎖相環就兩個埠,一個參考輸入時鍾,一個由鎖相環內部模塊生成的輸出時鍾.

說一下它的模塊組成其實很有用,最主要包括鑒頻鑒相器、壓控振盪器.利用鑒相鑒頻器比較輸入參考時鍾與壓控振盪器產生的時鍾在頻率和相位上的誤差產生一個相應大小的控制電壓,控制電壓去控制壓控振盪器,進而調節壓控振盪器的輸入時鍾信號,最終使輸出時鍾的頻率與相位和輸入時鍾幾乎一模一樣.其實這就是一個模塊級的負反饋.

數字晶元有個時鍾樹的概念,現在比如就是一根導線代替鎖相環,晶元外面在時鍾的上升沿開始給晶元送入一組數據,晶元內部由於有時鍾樹的存在,導致了內部時序電路實際使用的時鍾是延遲過的,進而產生一個數據漂移的現象.但是有鎖相環了,我們可以把時鍾樹的其中一個分支接入鎖相環,使時鍾樹末梢的相位頻率與參考信號保持一致,就不會有數據漂移的現象了.

以上是鎖相環最簡單的使用,鎖相環還有倍頻作用,因為輸出的時鍾是它自己內部的壓控振盪器產生的,若加一個分頻器,再與輸入參考時鍾相比較,就可得到一個頻率加N倍的時鍾信號,當然相位還是和參考時鍾是同步的.

(1)鎖相環技術pdf擴展閱讀：

鎖相環最初用於改善電視接收機的行同步和幀同步，以提高抗干擾能力。20世紀50年代後期隨著空間技術的發展，鎖相環用於對宇宙飛行目標的跟蹤、遙測和遙控。60年代初隨著數字通信系統的發展，鎖相環應用愈廣，例如為相干解調提取參考載波、建立位同步等。具有門限擴展能力的調頻信號鎖相鑒頻器也是在60年代初發展起來的。在電子儀器方面，鎖相環在頻率合成器和相位計等儀器中起了重要作用.

鎖相環技術目前的應用集中在以下三個方面：第一 信號的調制和解調；第二 信號的調頻和解調；第三信號頻率合成電路。

B. 《Phaselock Techniques(鎖相環技術)》最新txt全集下載

Phaselock Techniques(鎖相環技術) txt全集小說附件已上傳到網路網盤，點擊免費下載：

C. 請問鎖相環的環路帶寬是什麼

環路帶寬是鎖相環路等效的窄帶跟蹤濾波器的雜訊帶寬。環路帶寬選取主要依據是保證環路信噪比在門限以上。由於鎖相環路存在一個雜訊門限，當環路信噪比低於門限時，環路將不能正常鎖定和跟蹤。

保證跟蹤誤差在允許范圍內：在採用高增益二階環的情況下，輸入「頻率斜升」信號引起的穩定跟蹤誤差與環路帶寬的平方成反比，因此在設計環路帶寬時必須考慮此因素，使跟蹤誤差在允許的范圍內。

(3)鎖相環技術pdf擴展閱讀

用途：鎖相環最初用於改善電視接收機的行同步和幀同步，以提高抗干擾能力。20世紀50年代後期隨著空間技術的發展，鎖相環用於對宇宙飛行目標的跟蹤、遙測和遙控。60年代初隨著數字通信系統的發展，鎖相環應用愈廣，例如為相干解調提取參考載波、建立位同步等。

具有門限擴展能力的調頻信號鎖相鑒頻器也是在60年代初發展起來的。在電子儀器方面，鎖相環在頻率合成器和相位計等儀器中起了重要作用。鎖相環技術目前的應用集中在以下三個方面：第一 信號的調制和解調；第二 信號的調頻和解調；第三信號頻率合成電路。

D. 求助關於鎖相環方面的書籍

Floyd M. Gardner 寫的《鎖相環技術》不錯，原來有電子版的，現在找不到了，找到了給你

E. 求鎖相環技術資料及英文翻譯

Phase-locked loop Technology (鎖相環技術)

A phase-locked loop or phase lock loop (PLL) is a control system that generates a signal that has a fixed relation to the phase of a "reference" signal. A phase-locked loop circuit responds to both the frequency and the phase of the input signals, automatically raising or lowering the frequency of a controlled oscillator until it is matched to the reference in both frequency and phase. A phase-locked loop is an example of a control system using negative feedback.

Phase-locked loops are widely used in radio, telecommunications, computers and other electronic applications. They may generate stable frequencies, recover a signal from a noisy communication channel, or distribute clock timing pulses in digital logic designs such as microprocessors. Since a single integrated circuit can provide a complete phase-locked-loop building block, the technique is widely used in modern electronic devices, with output frequencies from a fraction of a cycle per second up to many gigahertz.

Earliest research towards what became known as the phase-locked loop goes back to 1932, when British researchers developed an alternative to Edwin Armstrong's superheterodyne receiver, the Homodyne. In the homodyne or synchrodyne system, a local oscillator was tuned to the desired input frequency and multiplied with the input signal. The resulting output signal included the original audio molation information. The intent was to develop an alternative receiver circuit that required fewer tuned circuits than the superheterodyne receiver. Since the local oscillator would rapidly drift in frequency, an automatic correction signal was applied to the oscillator, maintaining it in the same phase and frequency as the desired signal. The technique was described in 1932, in a paper by H.de Bellescise, in the French journal Onde Electrique.[1]

In analog television receivers since at least the late 1930s, phase-locked-loop horizontal and vertical sweep circuits are locked to synchronization pulses in the broadcast signal.[2]

When Signetics introced a line of monolithic integrated circuits that were complete phase-locked loop systems on a chip in 1969,[3] applications for the technique multiplied. A few years later RCA introced the "CD4046" CMOS Micropower Phase-Locked Loop, which became a popular integrated circuit.

Applications
Phase-locked loops are widely used for synchronization purposes; in space communications for coherent carrier tracking and threshold extension, bit synchronization, and symbol synchronization. Phase-locked loops can also be used to demolate frequency-molated signals. In radio transmitters, a PLL is used to synthesize new frequencies which are a multiple of a reference frequency, with the same stability as the reference frequency.

[edit] Clock recovery
Some data streams, especially high-speed serial data streams (such as the raw stream of data from the magnetic head of a disk drive), are sent without an accompanying clock. The receiver generates a clock from an approximate frequency reference, and then phase-aligns to the transitions in the data stream with a PLL. This process is referred to as clock recovery. In order for this scheme to work, the data stream must have a transition frequently enough to correct any drift in the PLL's oscillator. Typically, some sort of rendant encoding is used; 8B10B is very common.

[edit] Deskewing
If a clock is sent in parallel with data, that clock can be used to sample the data. Because the clock must be received and amplified before it can drive the flip-flops which sample the data, there will be a finite, and process-, temperature-, and voltage-dependent delay between the detected clock edge and the received data window. This delay limits the frequency at which data can be sent. One way of eliminating this delay is to include a deskew PLL on the receive side, so that the clock at each data flip-flop is phase-matched to the received clock. In that type of application, a special form of a PLL called a Delay-Locked Loop (DLL) is frequently used.[4]

[edit] Clock generation
Many electronic systems include processors of various sorts that operate at hundreds of megahertz. Typically, the clocks supplied to these processors come from clock generator PLLs, which multiply a lower-frequency reference clock (usually 50 or 100 MHz) up to the operating frequency of the processor. The multiplication factor can be quite large in cases where the operating frequency is multiple gigahertz and the reference crystal is just tens or hundreds of megahertz.

[edit] Spread spectrum
All electronic systems emit some unwanted radio frequency energy. Various regulatory agencies (such as the FCC in the United States) put limits on the emitted energy and any interference caused by it. The emitted noise generally appears at sharp spectral peaks (usually at the operating frequency of the device, and a few harmonics). A system designer can use a spread-spectrum PLL to rece interference with high-Q receivers by spreading the energy over a larger portion of the spectrum. For example, by changing the operating frequency up and down by a small amount (about 1%), a device running at hundreds of megahertz can spread its interference evenly over a few megahertz of spectrum, which drastically reces the amount of noise seen by FM receivers which have a bandwidth of tens of kilohertz.

F. 什麼是鎖相環

鎖相環是指一種電路或者模塊，它用於在通信的接收機中，其作用是對接收
到的信號進行處理，並從其中提取某個時鍾的相位信息。或者說，對於接收
到的信號，仿製一個時鍾信號，使得這兩個信號從某種角度來看是同步的（
或者說，相乾的）。

由於鎖定情形下（即完成捕捉後），該仿製的時鍾信號相對於接收到的信號
中的時鍾信號具有一定的相差，所以很形象地稱其為鎖相器。

而一般情形下，這種鎖相環的三個組成部分和相應的運作機理是：

1 鑒相器：用於判斷鎖相器所輸出的時鍾信號和接收信號中的時鍾的相差的幅度；

2 可調相/調頻的時鍾發生器器：用於根據鑒相器所輸出的信號來適當的調節鎖相器
內部的時鍾輸出信號的頻率或者相位，使得鎖相器完成上述的固定相差功能；

3 環路濾波器：用於對鑒相器的輸出信號進行濾波和平滑，大多數情形下是一個低通
濾波器，用於濾除由於數據的變化和其他不穩定因素對整個模塊的影響。

從上可以看出，大致有如下框圖：

┌—————┐ ┌—————┐ ┌———————┐
→—┤ 鑒相器 ├—→—┤環路濾波器├—→—┤受控時鍾發生器├→┬—→
└——┬——┘ └—————┘ └———————┘ │
↑ ↓
└——————————————————————————┘

可見，是一個負反饋環路結構，所以一般稱為鎖相環（PLL: Phase Locking Loop）

鎖相環有很多種類，可以是數字的也可以是模擬的也可以是混合的，可以用於恢復載波
也可以用於恢復基帶信號時鍾.......

G. 哪位大俠幫我把這段英文翻譯下，是關於鎖相環的

鎖相環技術（鎖相環技術）
鎖相環或鎖相迴路（ PLL ）是一個控制系統，生成一個信號，即有固定關系的階段， 「參考」的信號。鎖相環電路響應的頻率和相位的輸入信號，
自動提高或降低頻率的振盪器，直到它匹配的提法在頻率和相位。鎖相環是一個例子，控制系統採用負反饋。
鎖相環，廣泛用於廣播，通信，計算機及其他電子設備。他們可能會產生穩定的頻率，恢復信號從一個嘈雜的溝通渠道，或分發時鍾頻率脈沖在數字邏輯設計，如微處理器。由於一個單一的綜合電路可提供一個完整的鎖相環積木，
這項技術被廣泛應用於現代電子設備，與輸出頻率由一小部分，一個周期最多每秒許多千兆赫。
最早的研究方面有什麼被稱為鎖相環可追溯到1932年，英國研究人員開發了一種替代埃德溫阿姆斯特朗的超外差接收器，零差。在零或synchrodyne系統，本地振盪器進行了調整，理想的輸入頻率，再乘以與輸入信號。
由此產生的輸出信號包括日
é原始音頻調制信息。目的是要制訂一個替代接收電路，需要更少的調諧電路比超外差接收機。由於本地振盪器將迅速漂移的頻率，自動校正信號用於振盪器，保持在同一相位和頻率的期望信號。這項技術被稱為1932年，在一個文件H.de Bellescise ，在法國雜志上哪裡學習電氣。 [ 1 ]
在模擬電視接收器至少自20世紀30年代後期，鎖相環橫向和縱向掃描電路的鎖定，以同步脈沖的廣播信號。 [ 2 ]
當Signetics公司推出了系列的單片集成了完整的集成電路鎖相環系統晶元於1969年， [ 3 ]應用技術成倍增加。幾年後的RCA推出了「 CD4046 」的CMOS微鎖相環，成為一個受歡迎的積體電路。
應用
鎖相環廣泛用於同步的目的;在空間通信的相干載波跟蹤和閾值延伸，位同步和符號同步。鎖相環也可用於解調調頻信號。在無線電發射機，一個鎖相環是用來合成新的頻率是多一個參考頻率，
以同樣的穩定作為參考頻率。

H. 為什麼要用鎖相環

因為它不僅能將輸出頻率鎖定在與輸入頻率一樣，還能使輸出頻率是輸入頻率的倍數，實現對輸入信號的調制。

鎖相環路是一種反饋控制電路，簡稱鎖相環(PLL)。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振盪信號的頻率和相位。

鎖相環一般由三部分組成壓控振盪器、濾波器和鑒相器。最終使得輸入和輸出兩個頻率同步，且具有穩定的相位差。

鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。

(8)鎖相環技術pdf擴展閱讀：

鎖相環的工作原理是檢測輸入信號和輸出信號的相位差，並將檢測出的相位差信號通過鑒相器轉換成電壓信號輸出，經低通濾波器濾波後形成壓控振盪器的控制電壓，對振盪器輸出信號的頻率實施控制，再通過反饋通路把振盪器輸出信號的頻率、相位反饋到鑒相器。

如果想要倍頻，只需要將壓控振盪器的輸出進行分頻，比如二分頻，其中一部分分頻和輸入頻率得一樣，那麼對應輸出的頻率就是輸入頻率的二倍了。想要實現分頻，只需要把輸入的時鍾頻率分頻即可！

鎖相環最初用於改善電視接收機的行同步和幀同步，以提高抗干擾能力。20世紀50年代後期隨著空間技術的發展，鎖相環用於對宇宙飛行目標的跟蹤、遙測和遙控。

60年代初隨著數字通信系統的發展，鎖相環應用愈廣，例如為相干解調提取參考載波、建立位同步等。具有門限擴展能力的調頻信號鎖相鑒頻器也是在60年代初發展起來的。在電子儀器方面，鎖相環在頻率合成器和相位計等儀器中起了重要作用.

鎖相環技術目前的應用集中在以下三個方面：第一 信號的調制和解調；第二 信號的調頻和解調；第三信號頻率合成電路。

I. 什麼是"鎖相技術"

鎖相技術也是鎖相環技術

鎖相環是指一種電路或者模塊,它用於在通信的接收機中,其作用是對接收到的信號進行處理,並從其中提取某個時鍾的相位信息。或者說,對於接收到的信號,仿製一個時鍾信號,使得這兩個信號從某種角度來看是同步的（或者說,相乾的）。
由於鎖定情形下（即完成捕捉後）,該仿製的時鍾信號相對於接收到的信號中的時鍾信號具有一定的相差,所以很形象地稱其為鎖相器。

而一般情形下,這種鎖相環的三個組成部分和相應的運作機理是：

1 鑒相器：用於判斷鎖相器所輸出的時鍾信號和接收信號中的時鍾的相差的幅度;

2 可調相/調頻的時鍾發生器器：用於根據鑒相器所輸出的信號來適當的調節鎖相器, 內部的時鍾輸出信號的頻率或者相位,使得鎖相器完成上述的固定相差功能;

3 環路濾波器：用於對鑒相器的輸出信號進行濾波和平滑,大多數情形下是一個低通濾波器,用於濾除由於數據的變化和其他不穩定因素對整個模塊的影響。

從上可以看出,大致有如下框圖：

┌—————┐ ┌—————┐ ┌———————┐
→—┤ 鑒相器 ├—→—┤環路濾波器├—→—┤受控時鍾發生器├→┬—→
└——┬——┘ └—————┘ └———————┘ │
↑ ↓
└——————————————————————————┘

可見,是一個負反饋環路結構,所以一般稱為鎖相環（PLL: Phase Locking Loop）

鎖相環有很多種類,可以是數字的也可以是模擬的也可以是混合的,可以用於恢復載波也可以用於恢復基帶信號時鍾。