㈠ ic61帶寬
因為ic帶寬需要更多內存。ic電路工作時的完整過程：當電路處於初始狀態時，C、D兩點的電位為高電平，通過二輸入與非門輸出低電平，此時M1、M2、M7、M8導通，M3、M9截止，A和B點為高電平，所以M6和M12導通，M4和M10截止，當 \[{f_{ref}}\] 先到高電平時，M2截止，M5導通，此時C點被拉到低電位；當 \[{f_{div}}\] 也迎來高電平時，下半部分的電路將會重復上述過程同，使得D點也處於低電位，此時C、D點通過與非門輸出高電平，M3、M9導通，A、B兩點被接到低電平，M4、M10導通，C、D又回到高電平，最終UP和DN輸出低電平，回歸原始狀態。下面是在cadence中的電路圖,這里說明一下，因為此次計劃在IC61中進行設計，而IC61中只有TSMC 65nm的庫，所以之後的電路結構會有所限制，主要是mos管電源電壓只有1.2 的限制。
FIG.3 PFD整體電路圖
FIG.4 TSPC D觸發器
數字邏輯電路的設計相對比較簡單，晶體管的W和L按照最小尺寸設定，而後搭建測試電路，如下圖所示， \[{f_{ref}}\] 和\[{f_{div}}\] 分別連接一個脈沖源，頻率都是1MHz，占空比為50%，相位延遲通過時間延遲來體現，在本圖中，在 \[{f_{ref}}\] 的輸入脈沖源中延遲時間delay time可以表示為
\[\frac{{360 + T}}{{360*f}}\] ,其中T表示為延遲的相位（角度），f為信號的頻率。
㈡ virtuoso如何mptf
打開virtuoso的一些功能一、Connectivity -->咐喊 Mark net 如圖所示，此衡盯野功能就是可以選中相關聯的層(通常大家會采則畝用skill 來達到這一功能)，這里講的是調用tech file來完成的。定義名為marknet.tf文件，內容如下：layerRules( viaLayers( (ploy cont metal1)(metal1 via metal2)));保存後再CI
㈢ virtuoso drc產生的文件放在哪裡
放在存放工藝庫文件的文件夾中。Virtuoso是Cadence公司推出的用於模擬或者數字混合電路模擬和射頻電路模擬的專業軟體。
㈣ virtuoso的main Form怎麼打開
1、首先打晌吵歷開virtuoso程序進去設宴搜置界面。
2、其次點擊參數設置按碰指鍵，然後選擇mainform並打開。
3、其次把打開的參數設置為路徑1保存，就可以打開了。