微命令分段

1. 電腦CPU是什麼 有什麼功效！要注意什麼

CPU原理 CPU的主要功能是執行存放在主存儲器中的程序即機器指令.CPU是由控制器和運算器. 本章概述 本章重點在於:CPU基本組成與指令流程.這涉及到建立整機概念的核心問題:CPU如何執行指令,計算機如何存儲信息,如何控制輸入/輸出. 1.CPU的的基本組成 2.擬定指令流程 1,CPU的的基本組成 在理解CPU的組成時需要抓住以下幾點: (1)ALU部件,以及它的輸入與輸出方式. (2)用於運算的一組寄存器R0-R3或暫存器C,D,Z (3)用於控制的一組寄存器:指令寄存器IR,程序計數器PC,程序狀態字寄存器PSW (4)與訪存相關的一組寄存器:存儲器地址寄存器MAR,存儲器數據狀態字寄存器MDR,堆棧指針SP (5)內部總路線的連接方式,如何向它發送信息,它又如何輸出信息 (6)CPU如何通過系統總路線與主存,I/O設備連接 3.3.1節給出的是一種簡化的CPU內部組成模型,它是擬定指令流程的基礎, 2,擬定指令流程 指令流程體現了計算機工作原理中一個核心內容:CPU怎樣執行程序指令 考核方式是給出一條特定的指令,以模型機CPU內部組成為背景,用指令語句描述其讀取與執行流程.關鍵是要熟練掌握幾種基本定址方式的實現過程,分清誰是源地址,誰是目的地址,操作碼是什麼 例如:擬出指令MOV -(SP),X(R0)讀取與執行流程. 學習內容: 3.1 算術邏輯運算部件ALU 3.2 運算方法 3.3 CPU模型的組成及其數據通路 3.4 時序控制方式 3.5 指令的執行與組合邏輯控制器 3.6 微程序控制器 學習目標: 理解全加器的邏輯式和結構,並行加法器及所採用的進位鏈,多功能算術邏輯運算部件SN74181的功能. 掌握初碼定點加減運算,移位操作,理解浮點加減運算,十進制加法運算,掌握無符號整數一位乘法並了解其邏輯實現,掌握無符號整數一位除法,了解浮點乘除運算. 學習目標: 掌握模型機的基本組成,數據通路及數據傳送,掌握微命令的基本形式. 理解控制器的功能,掌握指令流程及組合邏輯控制器的工作原理. 掌握微型程序控制的概念,了解微指令的編碼方式和順序控制方式,了解微指令的格式. 重點難點: 補碼定點加減運算,無符號整數一位乘法和除法.(難點) 模型機的基本組成,數據通路及數據傳送,微命令的基本形式. 指令流程及組合邏輯控制器的工作原理.(重點) 課時安排: 9課時. 媒體使用: 使用多媒體投影,主要採用PowerPoint准備的電子教案. § 3.1 算術邏輯運算部件ALU ALU是一種功能較強的組合邏輯電路,有時被稱為多功能函數發生器. ALU的核心是加法器. ALU主要完成對二進制代碼的定點算術運算和邏輯運算. § 3.1.1 加法單元 全加器與半加器: An An-1…Ai…A2 A1 A0 Bn Bn-1…Bi …B2 B1 B0 + Cn Cn-1…Ci …C2 C1 C0 全加器為考慮三個輸入的加法單元,半加器為考慮兩個輸入的加法單元. 全加和∑i+向高位的進位Ci 低位送進來的進位Ci 輸入量 輸出量 用半加器構成全加器 (1)半加求和可用異或門實現: 半加和=AiOBi (半加器的邏輯式) 半加器又稱為異或門 (2)全加器=兩個半加,其邏輯式: ∑i=AiOBiOCi C i+1=AiBi+(AiOBi)Ci 因邏輯門電路均存在延遲時間,全加器電路是一個延遲部件,其特性將影響全加器的速度. + + + + + § 3.1.2 並行加法器與進位鏈結構 並行加法器:是用n位全加器實現兩個n位操作數各位同時相加,其中的全加器的位數與操作數的位數相同. 並行加法器的最長時間是由進位信號的傳遞時間決定的,而每位全加器本身的求和延遲是次要的因素.所以,加快進位的產生和傳遞是提高其速度的關鍵. 進位鏈:並行加器中傳遞進位信號的邏輯線路,稱為~ 1. 基本進位公式: C i+1=AiBi+(AiOBi)Ci 2. 並行加法器的串列進位: (1)串列進位的並行加法器是將n個全加器串接起來,就可進行兩個n 個位數相加. (2)串列進位方式:是指相加的進位逐級形成的,每一級的進位直接依賴於前一級的進位.稱為~(行波進位) + Gi為進位產生函數 Pi為進位傳遞函數 (3)串列進位的延遲時間較長. (4)串列進位的邏輯表達式:見教材P61. 3. 並行進位(先行進位,同時進位) (1)定義:同時形成各級進位信號的方法,稱為~. (2)採用並行進位的加法器的運算速度較快,但是以增加硬體邏輯線路為代價的. § 3.1.3 ALU舉例 1. SN74181外特性 2. SN74181內部結構 3. SN74181功能表 4. 用SN74181構成多位的ALU § 3.2 運算方法 § 3.2.1 定點加減運算 1. 原碼加減運算: 原碼的加減法較復雜,很少使用,其原因: (1)原碼的加減運算,因計算機的實際操作取決於指令中的操作碼和兩個操作數的符號; (2)運算結果的符號判斷也較復雜. 2.補碼加減運算: (1)補碼加法運算: [X]補+[Y]補=[X+Y]補 兩個相加的數無論正負,只要是以補碼的形式表示的,則可按二進制規則相加. (2)補碼的減法運算: [X-Y]補=[X+(-Y)]補=[X]補+[-Y]補 符號位作為數的一部分直接參與運算. 為[Y]補的機器負數 由[Y]補求[-Y]補(機器負數)的方法 定點小數: [-Y]補= [Y]補+2-n 例: [Y]補 =0.01011 [-Y]補=1.10100+0.00001=1.10101 定點整數: [-Y]補= [Y]補+1 例: [Y]補 =1001011 [-Y]補=0110100+1=0110101 (3) 補碼的運算規則: 參加運算的操作數和運算結果均用補碼表示; 符號位作為數的一部分直接參與運算; 若指令操作碼為加,則兩個數按二進制規則相加; 若指令操作碼為減,則被減數+減數的機器負數. 機器負數的求法見上張幻燈片. 3. 溢出判別 溢出:指計算機的運算結果超出其所能表示的范圍,而發生錯誤. 溢出的分類: 正溢出:運算結果為正且大於所能表示的最大正數. 負溢出:運算結果為負且大於所能表示的最小正數(絕對值最大的負數). 溢出判斷的方法: (1)採用一個符號位判斷: 即:當兩個同號數相加,若所得結果與兩數符號不同,則表示溢出. (2)採用最高有效位的進位判斷: 即:兩正數相加,最高有效位有進位,符號位無進位,表明運算結果溢出; 兩負數相加,最高有效位無進位,符號位有進位,表明運算結果溢出; 以下各判斷邏輯式見教材P66-67) (3)採用變形補碼 將符號位擴充為兩位,稱為變形碼. 採用變形祉碼表示的運算結果,可根據兩個符號位是否一致來判斷是否溢出. 雙符號位的含義: 00——結果為正,無溢出; 01——結果為正溢出; 10——結果為負溢出; 11——結果為負,無溢出. CPU內設的一個狀態寄存器,其中的溢出位V是用來記錄溢出是否發生. § 3.2.2 移位 移位操作的分類: 按性質分:邏輯~,循環~,算術~ 按被移位數據長度分:位元組,半位元組,多倍位元組 按每次移位的位數分:移1位,移n位(n ≤被移位數據長度) 1. 邏輯移位: 定義:將一組無數值意義的二進制代碼進行移位. 移位規則:左移時低位補0,右補移時高位補0. 2.循環移位: 定義:在閉合移位環路中,在被子移位數據的最高位與最低位之間有移位通路. 移位規則: 循環左移時最高位移到最低位,其餘各位依次左移; 循環右移時最低位移到最高位,其餘各位依次右移; 3. 算術移位: 定義:帶符號數的移位,移位後數的符號不變而數值變化. 移位規則: (1)原碼移位規則 (2)補碼右移規則 見教材P68頁 (3)補碼左移規則 § 3.2.3 浮點加減運算 運算規則及硬體實現 (1)對階操作.(重點是對階的規則P65) (2)實現尾數的加(減)運算 (3)結果規格化和判斷溢出 左規 右規 (4)余入操作 § 3.2.4 十進制加減運算 1. 進制轉換 2. 直接進行十進制運算: 採用BCD碼表示,運算由BCD碼運算指令完成. 兩種方法:見教材P71頁. 3. BCD碼的加法運算 "加六校正" § 3.2.5 定點乘除運算 乘除法運算是計算機的基本運算之一.因乘除法運算 需要更多的硬體支持,並不是所有的計算機都配置這種硬體,但是所有的計算機都能做乘除法運算. 實現乘除法運算大致有三種方案. 本節只討論無符號整數一位乘法和除法. 實現乘除法運算大致有三種方案: (1)採用軟體實現乘除法運算. 即用原有的運算器設備,運用基本運算指令編制實現乘除法運算的子程序.這種方法適用於小型機,微型機. (2)在原有運算器基礎上增加一些硬體設備來實現乘,除法操作. (3)設置專用的乘除法器.使設備處理設備專用化,目的是加快運算速度.一般適用於大,中型計算機. 1.無符號整數一位乘法 1101 被乘數B ×1011 乘數C 1101 1101 0000 + 1101 10001111 乘積 1101 ×1011 00001101 B共4次右移 0001101 B共3次右移 00000 B共2次右移 + 01101 B共1次右移 10001111 乘積 實現無符號整數一位乘法 規則:將n位乘轉換為n次"累加與移位",即每一步只求一位乘數所對應的新部分積,並與原部分積作一次累加,然後右移一位. 流程圖:見教材P73頁,圖3-8 B—存放被乘數,C—存放乘數, A—初值為0,存放部分積,最後存放乘積高位. 用A和C寄存器聯合右移以存放逐次增加的部分積,並且使每次操作依據的乘數位始終在C的最低位.乘法完成時,A,C存放的是最後乘積,其中C的內容是乘積的低位部分. 硬體邏輯原理圖:圖3-9 例:P73,圖3-8(無符號整數一位乘演算法流程框圖) n位被除數—B n位乘數—C,0—A C0=1 結束 開始 A,C右移一位 A+0—A A+B—A C0=1 N Y N Y 例3-11:1101×1011的運算過程: B 1101 (被乘數) Ca 0 A 0000 C 1011 (乘數) 0 0000 C0=1 +B 1101 1011 0 1101 0 0110 1101 C0=1 +B 1101 1 0011 0 1001 1110 C0=0 +0 0000 0 1001 0 0100 1111 C0=1 +B 1101 1 0001 0 1000 1111 初始狀態 第一節拍 第二節拍 第三節拍 第四節拍 乘積 A\B\C三個寄存器 2.無符號整數一位除法 由手演算法可知:決定商是"1"還是"0",根據部分被除數或余數減去除數是否夠減. 計算機是實現除法運算,就是要解決如何判斷夠減與否的問題.方法如下: 用邏輯線路進行比較判別 恢復余數法——(改進)不恢復余數法或加減交替法.(見教材P75頁) 恢復余數法: 將被除數或余數減去除數,若所得余數符號位為0(即正)表明夠減,上商1;若余數符號位為1(即負)表明不夠減,上商0加上除數(即恢復余數法) 即:先做減法,若余數為正,上商1;若余數為負,上商0,必須恢復原來的余數(加上除數). 不恢復余數法(加減交替法): 此法的特點是在運算過程中如出現不夠減,則不必恢復余數,可根據符號,繼續向下運算.這樣運算時步數固定,控制簡單. 規則: 當余數為正時,商為1,余數左移一位,減除數; 當余數為負時,商為0,余數左移一位,加除數 無符號整數不恢復余數除法流程圖: 見教材P75頁,圖3-11 運算初始時,除數— B,被除數—A和C(其中A—高位,C—低位) 除法完成後商放在C寄存器中,余數放在A寄存器中. A寄存的最高位作為運算中的符號位,用於指示余數的正負. 注意:例3-12中第一步 A-B=[A]原-[B]原=[A]初-[B]初= [A]初+[-B]初 B的機器負數:[-B]初=[B]初+1 B求反 作業第10頁 00.1101 + + + + § 3.2.6 浮點乘除運算 1. 浮點乘法運算 階碼相加並判斷溢出 尾數相乘 規格化處理 2. 浮點除法運算 預置 尾數調整 求階差 尾數相除 § 3.3 CPU模型的組成及其數據通路 CPU的組成: 控制器:完成取指令,分析指令,執行指令的操作. 運算部件:實現指令所指定的各種算術邏輯運算操作. 各種寄存器:用於存放指令,指令地址,操作數及運算結果. CPU內部數據通路:用以連接CPU內部各部件,為信息提供通路. § 3.3.1 基本組成 1. 寄存器: 存放控制信息的寄存器,如指令寄存器,程序計數器和程序狀態字寄存器. 存放所處理的數據的寄存器,如通用寄存器和暫存器. 寄存器的種類: (1)通用寄存器: 4個:R0,R1,R2,R3 一組可編程訪問,具有多種功能的寄存器. 指令系統為其分配編號,即寄存器地址. 其本身在邏輯上只有接收信息,存儲信息和發送信息的功能,但通過編程與運算部件的配合可實現多種功能. (2)暫存器: 3個:C,D,Z C用來暫存從主存儲器讀出的數據 D設置在ALU的輸入端,用來存放一個操作數,還可暫存從主存儲器讀出的數據,並設有左移和右移的功能. Z設置在ALU的輸出端,用來存放運算結果. 指令系統中沒有為其分配編號,故不能編址訪問. (3)指令寄存器IR: 指令寄存器IR——用來存放當前正在執行的一條指令.IR的輸出是控制器產生控制信號的主要邏輯依據. (4)程序計數器PC: 程序計數器又稱為指令計數器或指令指針IP. 作用是提供指令的地址. 具有加1計數功能,並可編程訪問. (5)程序狀態字寄存器PS: 程序狀態字寄存器又稱為標志寄存器. 作用:用來存放現行程序的運行狀態和工作方式,其內容稱為程序狀態字PSW. PSW是參與控製程序執行的重要依據. (6)堆棧指針SP: SP用來指示堆棧棧頂的位置,其內容是棧頂單元的地址. SP也是可編程訪問的寄存. (7)與主存介面的寄存器MAR,MDR: 地址寄存器MAR用來存放CPU訪問主存或I/O介面的地址.MAR連接地址匯流排的輸出門是三態門. 數據寄存MDR用來存放CPU與主存或I/O介面之間傳送的數據. CPU對主存的控制信號有兩個: 讀信號RD—控制對主存的讀操作 寫信號WR—控制對主存的寫操作 2. 運算部件: 控制ALU運算的控制信號有: B加(減)1 A減1 A加1 求反 求負 B±1 A--1 A+1 NEG COM 異 或 與 減-- 加+ XOR OR AND SUB ADD 3. 匯流排與數據通路結構: (1)ALU匯流排 CPU內部採用單匯流排結構,即設置一組由16根雙向數據傳送組成的ALU匯流排(CPU內匯流排),ALU和所有的寄存器通過這組公共匯流排連接起來. 在單匯流排結構中,CPU的任何兩個部件間的數據傳送都必須通過這組匯流排,控制較簡單,但傳送速度受到限制. (2)系統匯流排:16根地址匯流排,16根數據匯流排,以及控制匯流排. CPU 主存 介面 介面 I/O設備 I/O設備 常見計算機硬體系統結構 匯流排 地址匯流排 數據匯流排 控制匯流排 CPU通過MAR向地址匯流排提供訪問主存單元或I/O介面的地址 CPU通過MDR向數據匯流排發送或接收數據,以完成與主存單元或I/O介面之間的數據傳送. CPU通過控制匯流排向主存或I/O設備發出(或接收)有關控制信號. 4. 控制器及微命令的基本形式: (1)微命令的基本形式 微操作命令:是最基本的控制信號,是指直接作用於部件或控制門電路的控制信號,簡稱微命令. 微命令的兩種形式: ①電位型微命令:見教材P81頁 ②脈沖型微命令:各寄存器均採用同步打入脈沖將ALU匯流排上的數據打入其中. 其種類有:CPR0, CPR1, CPPC, CPIR, CPSP, CPMAR, CPMDR等…..…………… (2)控制器 控制器:基本功能就是執行指令,即根據指令產生控制信號序列以命令相應部件分步完成指定的操作. 傳統控制器的主要部件包括:指令寄存器IR,指令解碼器,程序計數器PC,狀態字寄存器PSW,時序系統和微操作信號發生器. 計算機的組成框圖: 輸入設備 運算器 輸出設備 控制器 存貯器 控制信號 數據信號 數據 程序 結果 輸入命令 操作命令 存取數據 輸出命令 存取命令 指令 CPU 計算機的基本工作原理——馮諾依曼原理 § 3.3.2 數據傳送 1.寄存器之間的數據傳送:直接通過ALU匯流排傳送數據,具體傳送由輸出門和打入脈沖控制. 2. 主存數據傳送到CPU:通過系統匯流排傳送數據. 3. CPU數據傳送到主存 4. 執行算術或邏輯操作 見教材P82頁 § 3.4 時序控制方式 計算機中的一條指令的執行過程需要分成讀取指令,讀取操作數,運算,存放結果等步驟.每一步操作則是由控制器產生相應的一些控制信號實現的,每條指令都可分解為一個控制信號序列. 指令的執行過程就是依次執行一個確定的控制信號序列的過程. 時序控制方式就是指微操作與時序信號之間採取保種關系,它不僅直接決定時序信號的產生,也影響到控制器及其它部件的組成,以及指令的執行速度. § 3.4.1 指令執行過程 1. 指令的分段執行過程 (1)取指令 (2)分析指令 (3)執行指令 取操作數 執行操作 形成下條指令地址 2. 指令之間的銜接方式: 能有效提高設備利用率和運算速度,但若程序需要轉移,預取下條指令失敗. 是在對現行指令系統運算操作時提前從主存取出下條指令,而不必等當前指令全部執行完. 並行的重疊處理方式 這種方式控制簡單,但在時間上不能充分利用部件. 是指在一條指令執行完畢後才開始取下條指令 串列的順序安排方式 特點 定義 名稱 § 3.4.2 時序控制方式 時序控制方式就是指微操作與時序信號之間採取保種關系,它不僅直接決定時序信號的產生,也影響到控制器及其它部件的組成,以及指令的執行速度. 本節介紹: 同步控制方式 同步控制方式的多級時序系統 1. 同步控制方式: 定義:指各項操作由統一的時序信號進行同步控制,這就意味著各個微操作必須在規定時間內完成,到達規定時間就自動執行後繼的微操作. 基本特徵:是將操作時間分為若干長度相同的時鍾周期(也稱節拍),要求在一個或幾個時鍾周期內完成各個微操作. 採用范圍:CPU內部,CPU,主存,各I/O介面之間. 優點:時序關系簡單,結構上易於集中,相 應的設計和實現較方便. 缺點:對時間少的微操作,存在時間上的浪費 2. 同步控制方式的多級時序系統: 在CPU中為實現同步控制,必須設置一時序系統,以產生統一的時序信號對各種操作進行定時控制. (1)多時序概念:指在同步控制方式中,通常將時序信號劃分幾級(其中包括指令周期),稱為多級時序. 在組合邏輯控制器中,是依靠不同的時間標志使CPU分步執行指令,其時序信號常劃分為3級:機器周期,節拍,時鍾脈沖. 在微程序控制器中,一條指令對應一段微程序(微指令序列),其時序信號劃分為2級:節拍,時鍾脈沖. CPU每出並執行一條指令,都要完成一系列的操作,這一系列操作所需要的時間通常叫做一個指令周期.簡單地說,指令周期是取出並執行一條指令的時間. 開始 取指令 分析指令 執行指令 取指令——執行指令序列 時序信號劃分為3級: 機器周期: 在組合邏輯控制器中,通常將指令周期劃分為幾個不同的階段,每個階段所需的時間,稱為機器周期,又稱為CPU工作周期或基本周期. 節拍(時鍾周期): 將一個機器周期劃分若干相等的時間段,其間僅完成一步基本操作,這個時間段用一個電平信號寬度對應,稱為~. 節拍長度由CPU內部的操作的需要 在時序系統中設置節拍發生器,用以產生節拍信號. 時鍾脈沖:時序系統的基本定時信號. (2)多級時序信號之間的關系: 見教材P86頁,圖3-14三級時序信號之間的關系. (3)時序系統的組成: 見教材P87頁,圖3-15時序系統框圖. § 3.5 指令的執行與組合邏輯控制器 按產生控制信號的方式不同控制器可分:組合邏輯控制器和微程序控制器. 組合邏輯控制器:是指產生控制信號即微命令的部件,是用組合邏輯線路來實現. 微程序控制器:即將機器指令的操作(從取指令到執行)分解為若干個更基本的微操作序列,並將有關的控制信息(微命令)以微碼形式編成微指令,輸入控制存儲器中. 它是早期設計計算機的一種方法,這種方法 是把控制部件看作為產生專門固定時序控制信號的邏輯電路,而邏輯電路以使用最少元件和取得最高操作速度為設計目標.一旦控制部件構後,除非重新設計和物理上對它重新接線,否則要想增加新的控制功能是不可能的.

2. 急求計算機組成原理 答案 在線等

1、第一代電子數字計算機所用的基本器件是 電子管 。
2、固件是一種 軟體 特性的硬體。
3、設x=-（13/16），[X]補= 0.0011000。
4、在浮點補碼加減法運算中，當運算結果的尾數出現__01（符號位）_________和____10（符號位）________時,需進行向左規格化操作。
5、磁碟存儲器中,可定址的最小單位是______________。
6、按其讀寫性，我們可將半導體存儲器分為 靜態讀寫存儲器（SRAM）和動態讀寫存儲器（DRAM） 兩種。
7、操作表達式為(Ad1)OP(Ad2)→Ad1的指令,稱為___二____地址指令。
8、指令解碼的主要功能是對____地址碼___________進行解碼。
9、PSW用於存放程序運行時的工作方式、_____各種條件代碼_______和___各種狀態信息________。
10、在用分段直接編碼法組合成的微指令中,應將具有___________性的微命令分在不同欄位內。

我只能把我會的回答了，其他的就不知道了

3. 微指令採用分段直接編譯法，33個微命令分成5組，每組包含的微命令分別是7，3，12，5，6個，則控制欄位需幾

根據公式X=log2（N+1），帶入得3，2，3，2，2之和為12，即需要12位。
X得數取整，不採用四捨五入。

4. 簡述CPU控制器的主要功能

控制器用於控制著整個CPU的工作。

控制器是計算機的神經中樞，主要的功能是指揮全機各個部件自動、協調地工作。主要的部件有：指令寄存器、解碼器、時序節拍發生器、操作控制部件和指令計數器。

由於I/O設備的速率較低而CPU和內存的速率卻很高，故在控制器中必須設置一緩沖器。在輸出時，用此緩沖器暫存由主機高速傳來的數據，然後才以I/O設備所具有的速率將緩沖器中的數據傳送給I/O設備。

在輸入時，緩沖器則用於暫存從I/O設備送來的數據，待接收到一批數據後，再將緩沖器中的數據高速地傳送給主機。

(4)微命令分段擴展閱讀：

CPU可以向控制器發送多種不同的命令，設備控制器應能接收並識別這些命令。為此，在控制器中應具有相應的控制寄存器，用來存放接收的命令和參數，並對所接收的命令進行解碼。

例如，磁碟控制器可以接收CPU發來的Read、Write、Format等15條不同的命令，而且有些命令還帶有參數；相應地，在磁碟控制器中有多個寄存器和命令解碼器等。

就像內存中的每一個單元都有一個地址一樣，系統中的每一個設備也都有一個地址，而設備控制器又必須能夠識別它所控制的每個設備的地址。此外，為使CPU能向(或從)寄存器中寫入(或讀出)數據，這些寄存器都應具有唯一的地址。

5. 微程序的控制方式有哪些

微程序控制的基本思想，就是仿照通常的解題程序的方法，把操作控制信號編成所謂的「微指令」，存放到一個只讀存儲器里．當機器運行時，一條又一條地讀出這些微指令，從而產生全機所需要的各種操作控制信號，使相應部件執行所規定的操作
.
採用微程序控制方式的控制器稱為微程序控制器。所謂微程序控制方式是指微命令不是由組合邏輯電路產生的，而是由微指令解碼產生。一條機器指令往往分成幾步執行，將每一步操作所需的若干位命令以代碼形式編寫在一條微指令中，若干條微指令組成一段微程序，對應一條機器指令。在設計cpu時，根據指令系統的需要，事先編制好各段微程序
，且將它們存入一個專用存儲器（稱為控制存儲器）中。微程序控制器由指令寄存器ir、程序計數器pc、程序狀態字寄存器psw、時序系統、控制存儲器cm、微指令寄存器以及微地址形成電路、微地址寄存器等部件組成。執行指令時，從控制存儲器中找到相應的微程序段，逐次取出微指令，送入微指令寄存器，解碼後產生所需微命令，控制各步操作完成。

6. 微程序控制器主要由哪幾個部分組成

1.
組合邏輯控制器有哪些缺點，微程序控制器如何針對這些缺點對其進行了改
進？
(P140)
答：組合邏輯控制器的缺點為：

①設計不規整，設計效率較低；控制器核心結構零亂，不便於檢查和調試。

②不易修改與擴展指令系統功能。

改進：

引入了程序技術，使設計規整；

引入了存儲邏輯，使功能易於擴展。

2.
微程序控制的基本思想是什麼？

答：

①若干微命令編製成一條微指令，控制實現一步操作；

②若干微指令組成一段微程序，解釋執行一條機器指令；

③微程序事先存放在控制存儲器中，執行機器指令時再取出。

3.
簡述控制存儲器存儲的內容，以及與主存的區別。

答：控制存儲器中存放微程序。

與主存的區別：

①控制存儲器在
CPU
中、而主存不是；

②控制存儲器是一個
ROM
，而主存是
ROM
和
RAM
③控制存儲器容量比主存小

④控制存儲器字長比主存長

⑤控制存儲器速度比主存快

4.
微指令可分為哪兩部分？各自作用是什麼？

答：微指令可分為

微命令欄位（或微操作控制欄位
)
和微地址欄位
(
或順序控制欄位
)
微命令欄位：提供一步操作所需的微命令。

微地址欄位：指明後續微地址的形成方式
,
提供微地址的給定部分。

5.
採用分段直接編譯法時，微命令分組的原則是什麼？

答：同類操作中互斥的微命令放同一欄位。

6.
什麼是功能轉移？

答：根據機器指令找到對應微程序入口地址的過程稱為功能轉移。

7.
後續微地址的形成方式有哪些？

答：有增量方式和斷定方式兩種。

7. 微指令的操作控制有幾種編碼方式

共5種：直接編碼（直接控制）方式、欄位直接編碼方式、欄位間接編碼方式、混合編碼、其他（常數欄位）。特點：直接編碼速度快，但控存容量極大；欄位直接編碼縮短了微指令的長度，但是增加了解碼電路，使執行速度減慢；欄位間接編碼進一步縮短指令字長，但削弱了微指令的並行控制能力；混合編碼綜合考慮微指令的字長、靈活性、執行速度等方面的要求；常數欄位用來提供常數、計數器初值等。照《計算機組成原理》手打的，求分分。樓上的是I/O設備控制方式，答非所問了。

8. 微程序的控制方式有哪些

1.
組合邏輯控制器有哪些缺點，微程序控制器如何針對這些缺點對其進行了改
進？
(P140)
答：組合邏輯控制器的缺點為：

①設計不規整，設計效率較低；控制器核心結構零亂，不便於檢查和調試。

②不易修改與擴展指令系統功能。

改進：

引入了程序技術，使設計規整；

引入了存儲邏輯，使功能易於擴展。

2.
微程序控制的基本思想是什麼？

答：

①若干微命令編製成一條微指令，控制實現一步操作；

②若干微指令組成一段微程序，解釋執行一條機器指令；

③微程序事先存放在控制存儲器中，執行機器指令時再取出。

3.
簡述控制存儲器存儲的內容，以及與主存的區別。

答：控制存儲器中存放微程序。

與主存的區別：

①控制存儲器在
CPU
中、而主存不是；

②控制存儲器是一個
ROM
，而主存是
ROM
和
RAM
③控制存儲器容量比主存小

④控制存儲器字長比主存長

⑤控制存儲器速度比主存快

4.
微指令可分為哪兩部分？各自作用是什麼？

答：微指令可分為

微命令欄位（或微操作控制欄位
)
和微地址欄位
(
或順序控制欄位
)
微命令欄位：提供一步操作所需的微命令。

微地址欄位：指明後續微地址的形成方式
,
提供微地址的給定部分。

5.
採用分段直接編譯法時，微命令分組的原則是什麼？

答：同類操作中互斥的微命令放同一欄位。

6.
什麼是功能轉移？

答：根據機器指令找到對應微程序入口地址的過程稱為功能轉移。

7.
後續微地址的形成方式有哪些？

答：有增量方式和斷定方式兩種。

9. 處理器內部有哪些基本操作這些基本操作個包含哪些微操作

什麼是cpu，cpu就是中央處理器，英文為central processing unit。cpu是電腦中的核心配件，只有火柴盒那麼大，幾十張紙那麼厚，但它卻是一台計算機的運算核心和控制核心。電腦中所有操作都由cpu負責讀取指令，對指令解碼並執行指令的核心部件。cpu的結構：中央處理器cpu包括運算邏輯部件、寄存器部件和控制部件。中央處理器從存儲器或高速緩沖存儲器中取出指令，放入指令寄存器，並對指令解碼。它把指令分解成一系列的微操作，然後發出各種控制命令，執行微操作系列，從而完成一條指令的執行。指令是計算機規定執行操作的類型和操作數的基本命令。指令是由一個位元組或者多個位元組組成，其中包括操作碼欄位、一個或多個有關操作數地址的欄位以及一些表徵機器狀態的狀態字和特徵碼。有的指令中也直接包含操作數本身。①運算邏輯部件。可以執行定點或浮點的算術運算操作、移位操作以及邏輯操作，也可執行地址的運算和轉換。②寄存器部件。包括通用寄存器、專用寄存器和控制寄存器。通用寄存器又可分定點數和浮點數兩類，它們用來保存指令中的寄存器操作數和操作結果。通用寄存器是中央處理器的重要組成部分 ，大多 數 指令都要訪問到通用寄存器。通用寄存器的寬度決定計算機內部的數據通路寬度，其埠數目往往可影響內部操作的並行性。專用寄存器是為了執行一些特殊操作所需用的寄存器。控制寄存器通常用來指示機器執行的狀態，或者保持某些指針，有處理狀態寄存器、地址轉換目錄的基地址寄存器、特權狀態寄存器、條件碼寄存器、處理異常事故寄存器以及檢錯寄存器等。有的時候，中央處理器cpu中還有一些緩存，用來暫時存放一些數據指令，緩存越大，說明中央處理器cpu的運算速度越快，目前市場上的中高端中央處理器cpu都有2M左右的二級緩存。③控制部件。主要負責對指令解碼，並且發出為完成每條指令所要執行的各個操作的控制信號。其結構有兩種：一種是以微存儲為核心的微程序控制方式；一種是以邏輯硬布線結構為主的控制方式。微存儲中保持微碼，每一個微碼對應於一個最基本的微操作，又稱微指令；各條指令是由不同序列的微碼組成，這種微碼序列構成微程序。中央處理器在對指令解碼以後，即發出一定時序的控制信號，按給定序列的順序以微周期為節拍執行由這些微碼確定的若干個微操作，即可完成某條指令的執行。簡單指令是由（3～5）個微操作組成，復雜指令則要由幾十個微操作甚至幾百個微操作組成。邏輯硬布線控制器 則完全是由隨 機邏輯組成 。 指令解碼後，控制器通過不同的邏輯門的組合，發出不同序列的控制時序信號，直接去執行一條指令中的各個操作。應用 大型、小型和微型計算機的中央處理器的規模和實現方式很不相同，工作速度也變化較大。中央處理器可以由幾塊電路塊甚至由整個機架組成。如果中央處理器的電路集成在一片或少數幾片大規模集成電路晶元上，則稱為微處理器（見微型機）。中央處理器的工作速度與工作主頻和體系結構都有關系。中央處理器的速度一般都在幾個MIPS（每秒執行100萬條指令）以上。有的已經達到幾百 MIPS 。速度最快的中央處理器的電路已採用砷化鎵工藝。在提高速度方面，流水線結構是幾乎所有現代中央處理器設計中都已採用的重要措施。未來，中央處理器工作頻率的提高已逐漸受到物理上的限制，而內部執行性（指利用中央處理器內部的硬體資源）的進一步改進是提高中央處理器工作速度而維持軟體兼容的一個重要方向。
在那裡能看到CPU的佔用率？
在2000/xp/2003系統中，只需打開任務管理器(ctrl+alt+del )即可看到cpu佔用率
CPU佔用率過高有什麼壞處？
最好不要長期停在100%，對cpu沒影響，可長期溫度過高，會使cpu附近主版電路和晶元因溫度過高起變化，若時間過長，特別是在夏天，會對電腦造成傷害。
一般的，最好不要高溫運行大型軟體，避免讓cpu保持高佔用率，要做好散熱。另外，CPU佔用100也可能是中了木馬，但不能憑這點去判斷，還需其他特徵。

10. 計算機考研問題

從今年開始實行全國統考，所有的考的都是一樣的，數學一，英語，政治，專業課有數據結構，計算機網路，計算機組成與結構，操作系統，你可以看一下考試大綱
2009年考研計算機大綱(一)
2008-8-5 16:32
頁面功能 【字體：大 中 小】【列印】【關閉】

Ⅰ 考查目標

計算機學科專業基礎綜合考試涵蓋數據機構、計算機組成原理、操作系統和計算機網路等學科專業基礎課程。要求考生比較系統地掌握上述專業基礎課程的概念、基本原理和方法，能夠運用所學的基本原理和基本方法分析、判斷和解決有關理論問題和實際問題。

Ⅱ 考試形式和試卷結構

一、試卷滿分及考試時間

本試卷滿分為150分，考試時間為180分鍾

二、答題方式

答題方式為閉卷、筆試

三、試卷內容結構

數據結構 45分

計算機組成原理 45分

操作系統 35分

計算機網路 25分

四、試卷題型結構

單項選擇題 80分（40小題，每小題2分）

綜合應用題 70分

Ⅲ 考查范圍

數據結構

「考查目標」

1.理解數據結構的基本概念；掌握數據的邏輯結構、存儲結構及其差異，以及各種基本操作的實現。

2.掌握基本的數據處理原理和方法的基礎上，能夠對演算法進行設計與分析。

3.能夠選擇合適的數據結構和方法進行問題求解。

一、線性表

（一）線性表的定義和基本操作

（二）線性表的實現

1.順序存儲結構

2.鏈式存儲結構

3.線性表的應用

二、棧、隊列和數組

（一）棧和隊列的基本概念

（二）棧和隊列的順序存儲結構

（三）棧和隊列的鏈式存儲結構

（四）棧和隊列的應用

（五）特殊矩陣的壓縮存儲

三、樹與二叉樹

（一）樹的概念

（二）二叉樹

1.二叉樹的定義及其主要特徵

2.二叉樹的順序存儲結構和鏈式存儲結構

3.二叉樹的遍歷

4.線索二叉樹的基本概念和構造

5.二叉排序樹

6.平衡二叉樹

（三）樹、森林

1.書的存儲結構

2.森林與二叉樹的轉換

3.樹和森林的遍歷

（四）樹的應用

1.等價類問題

2.哈夫曼（Huffman）樹和哈夫曼編碼

三、圖

（一）圖的概念

（二）圖的存儲及基本操作

1.鄰接矩陣法

2.鄰接表法

（三）圖的遍歷

1.深度優先搜索

2.廣度優先搜索

（四）圖的基本應用及其復雜度分析

1.最小（代價）生成樹

2.最短路徑

3.拓撲排序

4.關鍵路徑

四、查找

（一）查找的基本概念

（二）順序查找法

（三）折半查找法

（四）B-樹

（五）散列（Hash）表及其查找

（六）查找演算法的分析及應用

五、內部排序

（一）排序的基本概念

（二）插入排序

1.直接插入排序

2.折半插入排序

（三）氣泡排序（bubble sort）

（四）簡單選擇排序

（五）希爾排序（shell sort）

（六）快速排序

（七）堆排序

（八）二路歸並排序（merge sort）

（九）基數排序

（十）各種內部排序演算法的比較

（十一）內部排序演算法的應用

2009年考研計算機大綱(二)
2008-8-5 14:14
頁面功能 【字體：大 中 小】【列印】【關閉】

計算機組成原理

「考查目標」

1.理解單處理器計算機系統中各部件的內部工作原理、組成結構以及相互連接方式，具有完整的計算機系統的整機概念。

2.理解計算機系統層次化結構概念，熟悉硬體與軟體之間的界面，掌握指令集體系結構的基本知識和基本實現方法。

3.能夠運用計算機組成的基本原理和基本方法，對有關計算機硬體系統中的理論和實際問題進行計算、分析，並能對一些基本部件進行簡單設計。

一、計算機系統概述

（一）計算機發展歷程

（二）計算機系統層次結構

1.計算機硬體的基本組成

2.計算機軟體的分類

3.計算機的工作過程

（三）計算機性能指標

吞吐量、響應時間；CPU時鍾周期、主頻、CPI、CPU執行時間；MIPS、MFLOPS.

二、數據的表示和運算

（一）數制與編碼

1.進位計數制及其相互轉換

2.真值和機器數

3.BCD碼

4.字元與字元串

5.校驗碼

（二）定點數的表示和運算

1.定點數的表示

無符號數的表示；有符號數的表示。

2.定點數的運算

定點數的位移運算；原碼定點數的加/減運算；補碼定點數的加/減運算；定點數的乘/除運算；溢出概念和判別方法。

（三）浮點數的表示和運算

1.浮點數的表示

浮點數的表示範圍；IEEE754標准

2.浮點數的加/減運算

（四）算術邏輯單元ALU

1.串列加法器和並行加法器

2.算術邏輯單元ALU的功能和機構

三、存儲器層次機構

（一）存儲器的分類

（二）存儲器的層次化結構

（三）半導體隨機存取存儲器

1.SRAM存儲器的工作原理

2.DRAM存儲器的工作原理

（四）只讀存儲器

（五）主存儲器與CPU的連接

（六）雙口RAM和多模塊存儲器

（七）高速緩沖存儲器（Cache）

1.程序訪問的局部

2.Cache的基本工作原理

3.Cache和主存之間的映射方式

4.Cache中主存塊的替換演算法

5.Cache寫策略

（八）虛擬存儲器

1.虛擬存儲器的基本概念

2.頁式虛擬存儲器

3.段式虛擬存儲器

4.段頁式虛擬存儲器

5.TLB（快表）

四、指令系統

（一）指令格式

1.指令的基本格式

2.定長操作碼指令格式

3.擴展操作碼指令格式

（二）指令的定址方式

1.有效地址的概念

2.數據定址和指令定址

3.常見定址方式

（三）CISC和RISC的基本概念

五、中央處理器（CPU）

（一）CPU的功能和基本結構

（二）指令執行過程

（三）數據通路的功能和基本結構

（四）控制器的功能和工作原理

1.硬布線控制器

2.微程序控制器

微程序、微指令和微命令；微指令的編碼方式；微地址的形式方式。

（五）指令流水線

1.指令流水線的基本概念

2.超標量和動態流水線的基本概念

六、匯流排

（一）匯流排概述

1.匯流排的基本概念

2.匯流排的分類

3.匯流排的組成及性能指標

（二）匯流排仲裁

1.集中仲裁方式

2.分布仲裁方式

（三）匯流排操作和定時

1.同步定時方式

2.非同步定時方式

（四）匯流排標准

七、輸入輸出（I/O）系統

（一）I/O系統基本概念

（二）外部設備

1.輸入設備：鍵盤、滑鼠

2.輸出設備：顯示器、列印機

3.外存儲器：硬碟存儲器、磁碟陣列、光碟存儲器

（三）I/O介面（I/O控制器）

1.I/O介面的功能和基本結構

2.I/O埠及其編址

（四）I/O方式

1.程序查詢方式

2.程序中斷方式

中斷的基本概念；中斷響應過程；中斷處理過程；多重中斷和中斷屏蔽的概念。

3.DMA方式

DMA控制器的組成；DMA傳送過程。

4.通道方式

2009年考研計算機大綱(三)
2008-8-5 14:14
頁面功能 【字體：大 中 小】【列印】【關閉】

操作系統

「考查目標」

1.了解操作系統在計算機系統中的作用、地位、發展和特點。

2.理解操作系統的基本概念、原理，掌握操作系統設計方法與實現技術。

3.能夠運用所學的操作系統原理、方法與技術分析問題和解決問題。

一、操作系統概述

（一）操作系統的概念、特徵、功能和提供的服務

（二）操作系統的發展與分類

（三）操作系統的運行環境

二、進程管理

（一）進程與線程

1.進程概念

2.進程的狀態與轉換

3.進程式控制制

4.進程組織

5.進程通信

共享存儲系統；消息傳遞系統；管道通信。

6.線程概念與多線程模型

（二）處理機調度

1.調度的基本概念

2.調度時機、切換與過程

3.調度的基本准則

4.調度方式

5.典型調度演算法

先來先服務調度演算法；短作業（短任務、短進程、短線程）優先調度演算法；時間片輪轉調度演算法；優先順序調度演算法；高響應比優先調度演算法；多級反饋隊列調度演算法。

（三）進程同步

1.進程同步的基本概念

2.實現臨界區互斥的基本方法

軟體實現方法；硬體實現方法。

3.信號量

4.管程

5.經典同步問題

生產者-消費者問題；讀者-寫者問題；哲學家進餐問題。

（四）死鎖

1.死鎖的概念

2.死鎖處理策略

3.死鎖預防

4.死鎖避免

系統安全狀態：銀行家演算法。

5.死鎖檢測和解除

三、內存管理

（一）內存管理基礎

1.內存管理概念

程序裝入與鏈接；邏輯地址與物理地址空間；內存保護。

2.交換與覆蓋

3.連續分配管理方式

單一連續分配；分區分配。

4.非連續分配管理方式

分頁管理方式；分段管理方式；段頁式管理方式。

（二）虛擬內存管理

1.虛擬內存基本概念

2.請求分頁管理方式

3.頁面置換演算法

最佳置換演算法（OPT）；先進先出置換演算法（FIFO）；最近最少使用置換演算法（LRU）；時鍾置換演算法（CLOCK）。

4.頁面分配策略

5.抖動

抖動現象；工作集。

6.請求分段管理方式

7.請求段頁式管理方式

四、文件管理

（一）文件系統基礎

1.文件概念

2.文件結構

順序文件；索引文件；索引順序文件。

3.目錄結構

文件控制塊和索引節點；單級目錄結構和兩級目錄結構；樹形目錄結構；圖形目錄結構。

4.文件共享

共享動機；共享方式；共享語義。

5.文件保護

訪問類型；訪問控制。

（二）文件系統實現

1.文件系統層次結構

2.目錄實現

3.文件實現

（三）磁碟組織與管理

1.磁碟的結構

2.磁碟調度演算法

3.磁碟的管理

五、輸入輸出（I/O）管理

（一）I/O管理概述

1.I/O設備

2.I/O管理目標

3.I/O管理功能

4.I/O應用介面

5.I/O控制方式

（二）I/O核心子系統

1.I/O調度概念

2.高速緩存與緩沖區

3.設備分配與回收

4.假離線技術（SPOOLing）

5.出錯處理

2009年考研計算機大綱(四)
2008-8-5 14:15
頁面功能 【字體：大 中 小】【列印】【關閉】

計算機網路

「考查目標」

1.掌握計算機網路的基本概念、基本原理和基本方法。

2.掌握計算機網路的體系結構和典型網路協議，了解典型網路設備的組成和特點，理解典型網路設備的工作原理

3.能夠運用計算機網路的基本概念、基本原理和基本方法進行網路系統的分析、設計和應用

一、計算機網路體系結構

（一）計算機網路概述

1.計算機網路的概念、組成與功能

2.計算機網路的分類

3.計算機網路與互聯網的發展歷史

4.計算機網路的標准化工作及相關組織

（二）計算機網路體系結構與參考模型

1.計算機網路分層結構

2.計算機網路協議、介面、服務等概念

3.ISO/OSI參考模型和TCP/IP模型

二、物理層

（一）通信基礎

1.信道、信號、寬頻、碼元、波特、速率等基本概念

2.奈奎斯特定理與香農定理

3.信源與信宿

4.編碼與調制

5.電路交換、報文交換與分組交換

6.數據報與虛電路

（二）傳輸介質

1.雙絞線、同軸電纜、光纖與無線傳輸介質

2.物理層介面的特性

（三）物理層設備

1.中繼器

2.集線器

三、數據鏈路層

（一）數據鏈路層的功能

（二）組幀

（三）差錯控制

1.檢錯編碼

2.糾錯編碼

（四）流量控制與可靠傳輸機制

1.流量控制、可靠傳輸與滑輪窗口機制

2.單幀滑動窗口與停止-等待協議

3.多幀滑動窗口與後退N幀協議（GBN）

4.多幀滑動窗口與選擇重傳協議（SR）

（五）介質訪問控制

1.信道劃分介質訪問控制

頻分多路復用、時分多路復用、波分多路復用、碼分多路復用的概念和基本原理。

2.隨即訪問介質訪問控制

ALOHA協議；CSMA協議；CSMA/CD協議；CSMA/CA協議。

3.輪詢訪問介質訪問控制：令牌傳遞協議

（六）區域網

1.區域網的基本概念與體系結構

2.乙太網與IEEE 802.3

3.IEEE 802.11

4.令牌環網的基本原理

（七）廣域網

1.廣域網的基本概念

2.PPP協議

3.HDLC協議

4.ATM網路基本原理

（八）數據鏈路層設備

1.網橋

網橋的概念；透明網橋與生成樹算飯；源選徑網橋與源選徑演算法。

2.區域網交換機及其工作原理。

2009年考研計算機大綱(五)
2008-8-5 14:16
頁面功能 【字體：大 中 小】【列印】【關閉】

四、網路層

（一）網路層的功能

1.異構網路互聯

2.路由與轉發

3.擁塞控制

（二）路由演算法

1.靜態路由與動態路由

2.距離-向量路由演算法

3.鏈路狀態路由演算法

4.層次路由

（三）IPv4

1.IPv4分組

2.IPv4地址與NAT

3.子網劃分與子網掩碼、CIDR

4.ARP協議、DHCP協議與ICMP協議

（四）IPv6

1.IPv6的主要特點

2.IPv6地址

（五）路由協議

1.自治系統

2.域內路由與域間路由

3.RIP路由協議

4.OSPF路由協議

5.BGP路由協議

（六）IP組播

1.組播的概念

2.IP組播地址

3.組播路由演算法

（七）移動IP

1.移動IP的概念

2.移動IP的通信過程

（八）網路層設備

1.路由器的組成和功能

2.路由表與路由轉發

五、傳輸層

（一）傳輸層提供的服務

1.傳輸層的功能

2.傳輸層定址與埠

3.無連接服務與面向連接服務

（二）UDP協議

1.UDP數據報

2.UDP校驗

（三）TCP協議

1.TCP段

2.TCP連接管理

3.TCP可靠傳輸

4.TCP流量控制與擁塞控制

六、應用層

（四）網路應用模型

1.客戶/伺服器模型

2.P2P模型

（五）DNS系統

1.層次域名空間

2.域名伺服器

3.域名解析過程

（六）FTP

1.FTP協議的工作原理

2.控制連接與數據連接

（七）電子郵件

1.電子郵件系統的組成結構

2.電子郵件格式與MIME

3.SMTP協議與POP3協議

（八）WWW

1.WWW的概念與組成結構

2.HTTP協議