1. Makefile詳解
make 命令執行時，需要根據一些規則來決定按照怎麼樣的方式去 編譯和鏈接程序 ，這些規則就由 makefile 文件所指定。如果我們 makefile 文件寫的足夠好，make 命令會自動地根據當前的文件修改的情況來確定哪些文件需要重編譯，從而自己編譯所需要的文件和鏈接目標程序。
首先，本消謹握文將給出一個makefile文件的示例，以便大家能有一個直觀感受，這個例子來拿慶源於 GNU的make使用手冊 。在這個例子中，我們的工程有8個c文件，和3個頭文件，我們要寫一個makefile來告訴make命令如何編譯和鏈接這幾個文件。例子如下：
這個例子里 make 的編碼規則如下：
a. 如果這個工程沒有編譯過，那麼我們的所有c文件都要編譯並被鏈接。
b. 如果這個工程的某幾個c文件被修改，那麼我們只編譯被修改的c文件，並鏈接目標程序。
c. 如果這個工程的頭文件被改變了，那麼我們需要編譯引用了這幾個頭文件的c文件，並鏈接目標程序。
在詳細拆解上一節的 Makefile 之前，先來看下 Makefile 的基本範式。
target可以是一個 1) object file(可執行文件) ，2) 可執行文件 ，還可以是個3) label(標簽) ，關於標簽這個特性，在後面的 偽目標 章節還會有敘述。
prerequisites 就是，要生成那個target所需要的文件或是目標。 command 也就是 make 需要執行的命令，可以是任意的
shell 命令。
這是一個文件的依賴關系，也就是說，target 這一個或多個的目標文件依賴於 prerequisites 中的文件，其生成規則定義在 command 中。同時， prerequisites 中如果有一個以上的文件比target文件要新的話， command 所定義的命令就會被執行。這就是 Makefile 的規則，也是 Makefile 中 最核心 的內容。
有了這些規晌跡則後，再來分析上面的例子。在這個 makefile 中，目標文件(target)包含：
依賴文件(prerequisites)就是冒號後面的那些 .c 文件和 .h 文件。每一個 .o 文件都有一組依賴文件，而這些 .o 文件又是執行文件 edit 的依賴文件。
在定義好依賴關系後，後續的那一行定義了如何生成目標文件的系統命令， 一定要以一個tab鍵作為開頭 。 make 會比較
targets 文件和 prerequisites 文件的修改日期，如果 prerequisites 文件的日期要比targets文件的日期要新，或者 target 不存在的話，那麼，make就會執行後續定義的命令。
我們可以把這個內容保存在名字為 makefile 或 Makefile 的文件中，然後在該目錄下直接輸入命令 make 就可以生成可執行文件edit。如果要刪除執行文件和所有的中間目標文件，那麼，只要簡單地執行一下 make clean 就可以了。 註：反斜線()是換行符的意思，這樣比較便於閱讀。
這里要說明一點的是， clean 不是一個文件，它只不過是一個動作名字，有點像C語言中的 lable 一樣，其冒號後什麼也沒有，那麼，make就不會去找它的依賴性，也就不會自動執行其後所定義的命令。要執行其後的命令(不僅用於 clean，其他 lable 同樣適用)，就要在 make 命令後顯式指出這個 lable 的名字。這樣的方法非常有用， 我們可以在一個 makefile 中定義不用的編譯或是和編譯無關的命令，比如程序的打包，程序的備份 ，等等。
在默認的方式下，也就是我們只輸入make命令。那麼，
這就是整個 make 的依賴性，make 會一層又一層地去找文件的依賴關系，直到最終編譯出第一個目標文件。在找尋的過程中，如果出現錯誤，比如最後被依賴的文件找不到，那麼make就會直接退出，並報錯，而對於所定義的命令的錯誤，或是編譯不成功，這些都不在 make 職責范圍內。
通過上述分析，我們知道，像 clean 這種，沒有被第一個目標文件直接或間接關聯，那麼它後面所定義的命令將不會被自動執行，不過，我們可以顯示要 make 執行。即命令 make clean ，以此來清除所有的目標文件，以便重編譯。
在上面的例子中可以看到，後綴為 .o 的一大串文件名寫了兩次，這樣比較費時費力，而且如果文件有所增減，要修改的地方也非常多，對以後的維護造成困難。在這種情形下，我們可以在Makefile里使用變數代替這一大串依賴文件，這里變數的使用方式基本類似於shell腳本里變數的使用方法。
我們可以在makefile一開始就這樣定義：
那麼接下來我們就可以很方便地在我們的Makefile中以 $(objects) 的方式來使用這個變數了，於是如果有新的 .o 文件加入，我們只需簡單地修改一下 objects 變數就可以了。
GNU 的 make 很強大，它可以自動推導文件以及文件依賴關系後面的命令，於是我們就沒必要去在每一個 .o 文件後都寫上類似的命令。因為，我們的make會自動識別，並自己推導命令。
只要make看到一個 .o 文件，它就會自動的把 .c 文件加在依賴關系中，如果make找到一個 FILENAME.o ，那麼 FILENAME.c ，就會是 FILENAME.o 的依賴文件。並且 cc -c FILENAME.c 也會被推導出來，於是，我們的makefile 再也不用寫得這么復雜。我們的新makefile就可以這么寫了。
這種方法，也就是make的**。上面文件內容中，「.PHONY」表示，clean是個偽目標文件。
Makefile語法基礎
在Linux下，自動化編譯工具是通過make命令來完成的（一些工具廠商也提供了它們自己的make命令，如gmake等），make命令的基本格式如下：
make
[-f
makefile]
[label]
它可以通過-f參數指定輸入文件，當省略-f參數時，默認輸入文件名為Makefile，由於我們通常不用這個-f參數，往往就用默認的Makefile文件名。
Makefile是一個文本文件，它是基於一定的語法規則的，它的基本執行規則定義如下：
target
:
[prerequisites]
command
target
標簽，用於標志當前構建的規則，它也可以是文件。
prerequisites
依賴項，在構建該標簽的時候先執行的規則
command
make需要執行的命令。（任意的Shell命令）
注意：Makefile的target是頂格寫的，而Command需要加一個Tab鍵。我這里為了排版看起來舒服點，每一行都多加了一個Tab鍵，如果要使用本文的Makefile示例，請去掉各行的第一個Tab鍵，否則make的時候報錯。
例如，我們編寫一個簡單的Makefile：
clean:
@echo
"clean"
all:
@echo
"all"
當我們直接執行make命令的時候，輸出如下：
tianfang
>
make
clean
tianfang
>
make
all
all
tianfang
>
make
clean
clean
從中我們可以看到：默認情況下構建第一個標簽。可以通過在命令行參數中通過參數構建指定標簽。
3. Makefiel和shell的區別
一句2句說不清楚，他們是2樣東西，語法有相似之處，各有各的語法。bash shell script是/bin/bash這個工具可以理解並執行的命令的集合。一個腳本包括一個或者多個命令（並非全是一行一行簡單的命令，還有循環，分支，函數等等）
#!/bin/bash
date
cat a.txt
echo "hello world"
這是個簡單的bash shell 腳本。
看看下面最簡單的一個makefile文件sy1.mk，運行cat sy1.mk顯示一下它，注意echo的左邊必須是一個Tab鍵，不是8個空格：
$ cat sy1.mk
all:
echo "hello makefile"
運行命令make -f <文件名>：
$ make -f sy1.mk
echo "hello makefile"
hello makefile
makefile文件是被/usr/bin/make或者/bin/make (或者 /usr/bin/gmake)能理解並且運行（嚴格說，還不能完全說「運行」）的文本文件。
編譯大型軟體，例如Android （你可以下載andoid全套代碼，網上可以查到步驟），一般離不開makefile,也離不開shell；在linux/unix下做軟體開發(不管大型軟體還是很小的軟體)，做linux系統維護，搭建linux使用和開發環境，一般離不開shell。
學會shell和makefile不是一天2天的事，網上免費的資料很多。
供參考，謝謝！