⑴ 如何在VIVADO中編譯模擬庫
1、選擇vivado菜單「Tools」——>「Compile Simulation Libraries...」命令。
2、在彈出的對話框中設置器件庫編譯參數，模擬工具「Simulator」選為ModelSim，語言「Language」、庫「Library」、器件家族「Family」都為默認設置All（當然也可以根據自己的需求進行設置），然後在「Compiled library location」欄設置編譯器件庫的存放路徑，這里選擇新建的vivado2014_lib文件夾，此外在「Simulator executable path」欄設置Modelsim執行文件的路徑，其他參數默認。
3、設置好參數後點擊「Compile」按鈕開始器件庫的編譯。
4、器件庫編譯結束後給出編譯報告，從報告中看出0個警告和0個錯誤。
5、打開vivado2014_lib文件夾，便可以看到已經產生了器件庫。
⑵ 如何用命令行啟動modelsim，舉個簡單例子
1. 常用模擬命令
vlib work // 建立work模擬庫
vmap work wrok // 映射庫
vlog -cover bcest *.v // 加覆蓋率分析的編譯
vsim -coverage -voptargs="+acc" -t ns test // 模擬文件為test.v
add wave * // 將所有模塊waveform. mp出來
add wavesim:/test/t/M2/Reg_out // 將模塊Reg_out中的waveform. mp出來
delete wave /test/i
2. SVA 斷言模擬命令
vlog -sv a.v
vsim -assertdebug test
view assertions
vsim -assertdebug ScaleBlock_tf -L xilinxcorelib_ver -L unisims_ver // 載入xilinxlib庫
3. verror 3601 // 查錯
4. 給模擬工具載入xilinx 庫命令
(1)載入之前將modelsim.ini改為非「只讀」
(2)「運行」 cmd，到xilinx目錄下
(3) C:\Xilinx > compxlib -s mti_se -p c:\Modeltech_6.0\win32 -f all -l verilog -o C:\ Modeltech_6.0\Xilinx_lbis
或者 Xilinx目錄下.\bin\nt\下有compxlib.exe
⑶ Xilinx ip核生成後，怎樣在ModelSim中模擬
1，ModelSim可以直接編譯和添加Xilinx的庫，目前的ise中（在開始菜單xilinx工具下找吧）直接有使用ModelSim編譯庫的工具。完成庫的編譯之後，就是添加庫到ModelSim的模擬環境中，修改modelsim安裝目錄下的modelsim.ini，這樣就完成了庫的添加，在模擬時，僅需要填加生成ip的.v文件。
2，tb自己編寫是最好，xilinx 有些ip是有部分的tb的，但是這些tb僅僅是幫助你了解ip的使用，不具有實用價值，比如mac ddr等
這里附上我N年前編譯模擬庫的筆記，那個時候ModelSim和ise的版本都是很早的版本，不過原理還是一樣的
先得把modelsim.ini改為可寫
在命令行模式下運行：
"compxlib -s mti_se -l all -f all -p D:\Modeltech_6.1c\win32"
編譯好的庫放在：
D:\Xilinx\10.1\ISE\vhdl\mti_se
D:\Xilinx\10.1\ISE\verilog\mti_se
編譯好之後，modelsim.ini 增加下面內容
UNISIMS_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\unisims_ver
UNIMACRO_VER = d:\Xilinx\10.1\ISE\verilog\mti_se\unimacro_ver
UNI9000_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\uni9000_ver
SIMPRIMS_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\simprims_ver
XILINXCORELIB_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\XilinxCoreLib_ver
AIM_VER = d:\Xilinx\10.1\ISE\verilog\mti_se\abel_ver\aim_ver
CPLD_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\cpld_ver
SECUREIP =d:\Xilinx\10.1\ISE\verilog\mti_se\secureip
UNISIM = d:\Xilinx\10.1\ISE\vhdl\mti_se\unisim
UNIMACRO =d:\Xilinx\10.1\ISE\vhdl\mti_se\unimacro
SIMPRIM = d:\Xilinx\10.1\ISE\vhdl\mti_se\simprim
XILINXCORELIB =d:\Xilinx\10.1\ISE\vhdl\mti_se\XilinxCoreLib
AIM = d:\Xilinx\10.1\ISE\vhdl\mti_se\abel\aim
PLS = d:\Xilinx\10.1\ISE\vhdl\mti_se\abel\pls
CPLD = d:\Xilinx\10.1\ISE\vhdl\mti_se\cpld
⑷ 如何在modelsim中編譯xilinx的庫文件
將Modelsim根目錄下的modelsim.ini的屬性由只讀改為可寫。
新建一個文件夾，比如library（為敘述方便，把它放在modelsim的根目錄下）。D:/modelsim/library.
啟動Modelsim,選擇[File]/[chang
Directory],選擇D:/modelsim/library.
選擇[File]/[New]/[library]命令，彈出[Creat a New
library],在[lihrary
Name]中輸入「simprims_ver」,同時下一欄也自動輸入「simprims_ver」，單擊OK。
在主窗口中選擇[compile]/[Compile]命令，彈出[compile Source
Files],在[Library]的下拉列表中選擇「simprims_ver」在[查找范圍]中選中[Xilinx/veriog/src/simprims]目錄下的全部文件，單擊complie進行編譯。(這時可能會花你一些時間,耐心等待編譯完畢)用同樣的方法將unisims和Xilinxcorelib三個模擬庫進行編譯。
這時在D:/modelsim/library 下就有以上三個模擬庫。
7．總結步驟為a：建立庫的放置路徑b：對庫進行編譯c：對庫進行映射。最後重新啟動Modelsim可以在列表中看到建立的三個庫。
那麼這個辦法明顯是比較麻煩的。其實我們可以這樣做;
首先將modelsim.ini文件只讀模式去掉，存檔前面打對勾。
在您安裝ise的目錄下，進入到bin\nt目錄下，例如e:\ise6\bin\nt，確認有compxlib這個程序
在cmd中運行compxlib -s mti_se -f all -l all -o
e:\modeltech_6.0\xilinx_libs就可以了，e:\modeltech_6.0是我安裝modelsim的目錄，您可以作相應的更改。參數也可以按照您的要求作相應的更改。
這樣就可以了。
需要注意的是，千萬記住ise和modelsim的安裝目錄都不要出現空格，最好是直接安裝在根目錄下。
具體單獨用modelsim進行behavioral
model的方法是，打開modelsim，把你的代碼和模擬代碼文件加入，別忘了加入glbl.v文件。在哪裡？自己找吧。然後編譯，work庫這些設置好後，命令行（modelsim里的）輸入
vsim -L Xilinxcorelib_ver -L unisims_ver -L simprims_ver -libwork$yourtestname glbl就可以了
我自己發現的更簡便的編譯方法，bin\nt
文件夾下有一個compxlibgui.exe程序，直接運行，後邊的步驟很傻瓜，試試就明白了：）