dsp編程規范

① 有關計算機、mcu、DSP等系統匯流排的疑惑

從廣義上說，計算機通信方式可以分為並行通信和串列通信，相應的通信匯流排被稱為並行匯流排和串列匯流排。並行通信速度快、實時性好，但由於佔用的口線多，不適於小型化產品；而串列通信速率雖低，但在數據通信吞吐量不是很大的微處理電路中則顯得更加簡易、方便、靈活。串列通信一般可分為非同步模式和同步模式。

----隨著微電子技術和計算機技術的發展，匯流排技術也在不斷地發展和完善，而使計算機匯流排技術種類繁多，各具特色。下面僅對微機各類匯流排中目前比較流行的匯流排技術分別加以介紹。

一、內部匯流排

----1．I2C匯流排

----I2C（Inter-IC）匯流排10多年前由Philips公司推出，是近年來在微電子通信控制領域廣泛採用的一種新型匯流排標准。它是同步通信的一種特殊形式，具有介面線少，控制方式簡化，器件封裝形式小，通信速率較高等優點。在主從通信中，可以有多個I2C匯流排器件同時接到I2C匯流排上，通過地址來識別通信對象。

----2．SPI匯流排

----串列外圍設備介面SPI（serial peripheral interface）匯流排技術是Motorola公司推出的一種同步串列介面。Motorola公司生產的絕大多數MCU（微控制器）都配有SPI硬體介面，如68系列MCU。SPI匯流排是一種三線同步匯流排，因其硬體功能很強，所以，與SPI有關的軟體就相當簡單，使CPU有更多的時間處理其他事務。

----3．SCI匯流排

----串列通信介面SCI（serial communication interface）也是由Motorola公司推出的。它是一種通用非同步通信介面UART，與MCS-51的非同步通信功能基本相同。

二、系統匯流排

----1．ISA匯流排

----ISA（instrial standard architecture）匯流排標準是IBM 公司1984年為推出PC/AT機而建立的系統匯流排標准，所以也叫AT匯流排。它是對XT匯流排的擴展，以適應8/16位數據匯流排要求。它在80286至80486時代應用非常廣泛，以至於現在奔騰機中還保留有ISA匯流排插槽。ISA匯流排有98隻引腳。

----2．EISA匯流排

----EISA匯流排是1988年由Compaq等9家公司聯合推出的匯流排標准。它是在ISA匯流排的基礎上使用雙層插座，在原來ISA匯流排的98條信號線上又增加了98條信號線，也就是在兩條ISA信號線之間添加一條EISA信號線。在實用中，EISA匯流排完全兼容ISA匯流排信號。

----3．VESA匯流排

----VESA（video electronics standard association）匯流排是 1992年由60家附件卡製造商聯合推出的一種局部匯流排，簡稱為VL(VESA local bus)匯流排。它的推出為微機系統匯流排體系結構的革新奠定了基礎。該匯流排系統考慮到CPU與主存和Cache 的直接相連，通常把這部分匯流排稱為CPU匯流排或主匯流排，其他設備通過VL匯流排與CPU匯流排相連，所以VL匯流排被稱為局部匯流排。它定義了32位數據線，且可通過擴展槽擴展到64 位，使用33MHz時鍾頻率，最大傳輸率達132MB/s，可與CPU同步工作。是一種高速、高效的局部匯流排，可支持386SX、386DX、486SX、486DX及奔騰微處理器。

----4．PCI匯流排

----PCI（peripheral component interconnect）匯流排是當前最流行的匯流排之一，它是由Intel公司推出的一種局部匯流排。它定義了32位數據匯流排，且可擴展為64位。PCI匯流排主板插槽的體積比原ISA匯流排插槽還小，其功能比VESA、ISA有極大的改善，支持突發讀寫操作，最大傳輸速率可達132MB/s，可同時支持多組外圍設備。 PCI局部匯流排不能兼容現有的ISA、EISA、MCA（micro channel architecture）匯流排，但它不受制於處理器，是基於奔騰等新一代微處理器而發展的匯流排。

----5．Compact PCI

----以上所列舉的幾種系統匯流排一般都用於商用PC機中，在計算機系統匯流排中，還有另一大類為適應工業現場環境而設計的系統匯流排，比如STD匯流排、 VME匯流排、PC/104匯流排等。這里僅介紹當前工業計算機的熱門匯流排之一——Compact PCI。

----Compact PCI的意思是「堅實的PCI」，是當今第一個採用無源匯流排底板結構的PCI系統，是PCI匯流排的電氣和軟體標准加歐式卡的工業組裝標准，是當今最新的一種工業計算機標准。Compact PCI是在原來PCI匯流排基礎上改造而來，它利用PCI的優點，提供滿足工業環境應用要求的高性能核心系統，同時還考慮充分利用傳統的匯流排產品，如ISA、STD、VME或PC/104來擴充系統的I/O和其他功能。

三、外部匯流排

----1．RS-232-C匯流排

----RS-232-C是美國電子工業協會EIA（Electronic Instry Association）制定的一種串列物理介面標准。RS是英文「推薦標准」的縮寫，232為標識號，C表示修改次數。RS-232-C匯流排標准設有25條信號線，包括一個主通道和一個輔助通道，在多數情況下主要使用主通道，對於一般雙工通信，僅需幾條信號線就可實現，如一條發送線、一條接收線及一條地線。RS-232-C標准規定的數據傳輸速率為每秒50、75、 100、150、300、600、1200、2400、4800、9600、19200波特。RS-232-C標准規定，驅動器允許有2500pF的電容負載，通信距離將受此電容限制，例如，採用150pF/m的通信電纜時，最大通信距離為15m；若每米電纜的電容量減小，通信距離可以增加。傳輸距離短的另一原因是RS-232屬單端信號傳送，存在共地雜訊和不能抑制共模干擾等問題，因此一般用於20m以內的通信。

----2．RS-485匯流排

----在要求通信距離為幾十米到上千米時，廣泛採用RS-485 串列匯流排標准。RS-485採用平衡發送和差分接收，因此具有抑制共模干擾的能力。加上匯流排收發器具有高靈敏度，能檢測低至200mV的電壓，故傳輸信號能在千米以外得到恢復。 RS-485採用半雙工工作方式，任何時候只能有一點處於發送狀態，因此，發送電路須由使能信號加以控制。RS-485用於多點互連時非常方便，可以省掉許多信號線。應用RS-485 可以聯網構成分布式系統，其允許最多並聯32台驅動器和32台接收器。

----3．IEEE-488匯流排

----上述兩種外部匯流排是串列匯流排，而IEEE-488 匯流排是並行匯流排介面標准。IEEE-488匯流排用來連接系統，如微計算機、數字電壓表、數碼顯示器等設備及其他儀器儀表均可用IEEE-488匯流排裝配起來。它按照位並行、位元組串列雙向非同步方式傳輸信號，連接方式為匯流排方式，儀器設備直接並聯於匯流排上而不需中介單元，但匯流排上最多可連接15台設備。最大傳輸距離為20米，信號傳輸速度一般為500KB/s，最大傳輸速度為1MB/s。

----4．USB匯流排

---通用串列匯流排USB（universal serial bus）是由Intel、 Compaq、Digital、IBM、Microsoft、NEC、Northern Telecom等7家世界著名的計算機和通信公司共同推出的一種新型介面標准。它基於通用連接技術，實現外設的簡單快速連接，達到方便用戶、降低成本、擴展PC連接外設范圍的目的。它可以為外設提供電源，而不像普通的使用串、並口的設備需要單獨的供電系統。另外，快速是USB技術的突出特點之一，USB的最高傳輸率可達12Mbps比串口快100倍，比並口快近10倍，而且USB還能支持多媒體。

② 什麼是DSP編譯環境

[編輯本段]數字信號處理
數字信號處理(Digital Signal Processing，簡稱DSP)是一門涉及許多學科而又廣泛應用於許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生並得到迅速的發展。數字信號處理是一種通過使用數學技巧執行轉換或提取信息，來處理現實信號的方法，這些信號由數字序列表示。在過去的二十多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用。德州儀器、Freescale等半導體廠商在這一領域擁有很強的實力。
[編輯本段]DSP微處理器
DSP晶元DSP（digital signal processor）是一種獨特的微處理器，是以數字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉換為0或1的數字信號，再對數字信號進行修改、刪除、強化，並在其他系統晶元中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數以千萬條復雜指令程序，遠遠超過通用微處理器，是數字化電子世界中日益重要的電腦晶元。它的強大數據處理能力和高運行速度，是最值得稱道的兩大特色。 DSP微處理器（晶元）一般具有如下主要特點： （1）在一個指令周期內可完成一次乘法和一次加法； （2）程序和數據空間分開，可以同時訪問指令和數據； （3）片內具有快速RAM，通常可通過獨立的數據匯流排在兩塊中同時訪問； （4）具有低開銷或無開銷循環及跳轉的硬體支持； （5）快速的中斷處理和硬體I/O支持； （6）具有在單周期內操作的多個硬體地址產生器； （7）可以並行執行多個操作； （8）支持流水線操作，使取指、解碼和執行等操作可以重疊執行。 當然，與通用微處理器相比，DSP微處理器（晶元）的其他通用功能相對較弱些。 DSP優點： 對元件值的容限不敏感，受溫度、環境等外部參與影響小； 容易實現集成；VLSI 可以時分復用，共享處理器； 方便調整處理器的系數實現自適應濾波； 可實現模擬處理不能實現的功能：線性相位、多抽樣率處理、級聯、易於存儲等； 可用於頻率非常低的信號。 DSP缺點： 需要模數轉換； 受采樣頻率的限制，處理頻率范圍有限； 數字系統由耗電的有源器件構成，沒有無源設備可靠。 但是其優點遠遠超過缺點。
[編輯本段]DSP技術的應用
語音處理：語音編碼、語音合成、語音識別、語音增強、語音郵件、語音儲存等。 圖像/圖形：二維和三維圖形處理、圖像壓縮與傳輸、圖像識別、動畫、機器人視覺、多媒體、電子地圖、圖像增強等。 軍事；保密通信、雷達處理、聲吶處理、導航、全球定位、跳頻電台、搜索和反搜索等。 儀器儀表：頻譜分析、函數發生、數據採集、地震處理等。 自動控制：控制、深空作業、自動駕駛、機器人控制、磁碟控制等。 醫療：助聽、超聲設備、診斷工具、病人監護、心電圖等。 家用電器：數字音響、數字電視、可視電話、音樂合成、音調控制、玩具與游戲等。 生物醫學信號處理舉例： CT機示例CT：計算機X射線斷層攝影裝置。（其中發明頭顱CT英國EMI公司的豪斯菲爾德獲諾貝爾獎。） CAT:計算機X射線空間重建裝置。出現全身掃描，心臟活動立體圖形，腦腫瘤異物，人體軀干圖像重建。 心電圖分析。
基於DSP的智能視頻監控系統
傳統的視頻監視系統是簡單的非智能閉路電視（CCTV）系統，其缺點十分明顯。這樣的系統或者需要安保人員實時監視畫面以捕捉關鍵事件，或者需要在事後對視頻記錄進行回放並進行人工分析，耗時耗力，成本高而效率低。近幾年，DSP在智能視頻監控系統方面的應用不斷完善，正在逐漸取代傳統的模擬非智能系統。 iSuppli公司2006年的一份分析報告曾指出，IP視頻監控系統市場到2010年將增長近十倍。 IP監控的創新技術之一是「智能攝像機」，它擁有強大的數字信號處理器，能探測威脅並觸發自動響應。可見，DSP晶元是智能監控的核心。
基於DSP的語音實時變速系統
在外語多媒體教學中，要求對語速進行快慢控制，以適應不同程度學生的需求。然而，傳統的語音變速產品往往在教師改變語速的同時，也改變了原說話者的語調，不能達到教學的真正目的。因此，語音變速系統應當具備調整語速的同時，還需要保證原說話者語調保持不變的特點。基於DSP（TMS320C5409）的語音實時變速系統能夠任意調整語音語速，達到外語多媒體教學的需求。
[編輯本段]DSP發展軌跡
DSP產業在約40年的歷程中經歷了三個階段：第一階段，DSP意味著數字信號處理，並作為一個新的理論體系廣為流行；隨著這個時代的成熟，DSP進入了發展的第二階段，在這個階段，DSP代表數字信號處理器，這些DSP器件使我們生活的許多方面都發生了巨大的變化；接下來又催生了第三階段，這是一個賦能(enablement)的時期，我們將看到DSP理論和DSP架構都被嵌入到SoC類產品中。」 第一階段，DSP意味著數字信號處理 。 80年代開始了第二個階段，DSP從概念走向了產品，TMS32010所實現的出色性能和特性備受業界關注。方進先生在一篇文章中提到，新興的DSP業務同時也承擔著巨大的風險，究竟向哪裡拓展是生死攸關的問題。當設計師努力使DSP處理器每MIPS成本降到了適合於商用的低於10美元范圍時，DSP在軍事、工業和商業應用中不斷獲得成功。到1991年，TI推出價格可與16位微處理器不相上下的DSP晶元，首次實現批量單價低於5美元，但所能提供的性能卻是其5至10倍。 到90年代，多家公司躋身DSP領域與TI進行市場競爭。TI首家提供可定製 DSP——cDSP，cDSP 基於內核 DSP的設計可使DSP具有更高的系統集成度，大加速了產品的上市時間。同時，TI瞄準DSP電子市場上成長速度最快的領域。到90年代中期，這種可編程的DSP器件已廣泛應用於數據通信、海量存儲、語音處理、汽車電子、消費類音頻和視頻產品等等，其中最為輝煌的成就是在數字蜂窩電話中的成功。這時，DSP業務也一躍成為TI最大的業務，這個階段DSP每MIPS的價格已降到10美分到1美元的范圍。 21世紀DSP發展進入第三個階段，市場競爭更加激烈，TI及時調整DSP發展戰略全局規劃，並以全面的產品規劃和完善的解決方案，加之全新的開發理念，深化產業化進程。成就這一進展的前提就是DSP每MIPS價格目標已設定為幾個美分或更低。
[編輯本段]DSP未來發展
1、數字信號處理器的內核結構進一步改善，多通道結構和單指令多重數據(SIMD)、特大指令字組(VLIM)將在新的高性能處理器中將佔主導地位，如Analog Devices的 ADSP-2116x。ADSP產品 2、DSP 和微處理器的融合： 微處理器是低成本的，主要執行智能定向控制任務的通用處理器能很好執行智能控制任務，但是數字信號處理功能很差。而DSP的功能正好與之相反。在許多應用中均需要同時具有智能控制和數字信號處理兩種功能，如數字蜂窩電話就需要監測和聲音處理功能。因此，把DSP和微處理器結合起來，用單一晶元的處理器實現這兩種功能，將加速個人通信機、智能電話、無線網路產品的開發，同時簡化設計，減小PCB體積，降低功耗和整個系統的成本。例如，有多個處理器的Motorola公司的DSP5665x，有協處理器功能的Massan公司FILU-200，把MCU功能擴展成DSP和MCU功能的TI公司的TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的產品。互聯網和多媒體的應用需要將進一步加速這一融合過程。 3、DSP 和高檔CPU的融合： 大多數高檔GPP如Pentium 和PowerPC都是SIMD指令組的超標量結構，速度很快。LSI Logic 公司的LSI401Z採用高檔CPU的分支預示和動態緩沖技術，結構規范，利於編程，不用擔心指令排隊，使得性能大幅度提高。Intel公司涉足數字信號處理器領域將會加速這種融合。 4、DSP 和SOC的融合： SOCSOC(System-On-Chip)是指把一個系統集成在一塊晶元上。這個系統包括DSP 和系統介面軟體等。比如Virata公司購買了LSI Logic公司的ZSP400處理器內核使用許可證，將其與系統軟體如USB、10BASET、乙太網、UART、GPIO、HDLC等一起集成在晶元上，應用在xDSL上，得到了很好的經濟效益。因此，SOC晶元近幾年銷售很好，由1998年的1.6億片猛增至1999年的3.45億片。1999年，約39%的SOC產品應用於通訊系統。今後幾年，SOC將以每年31%的平均速度增長，到2004年將達到13億片。毋庸置疑，SOC將成為市場中越來越耀眼的明星。 5、DSP 和FPGA的融合： FPGA是現場編程門陣列器件。它和DSP集成在一塊晶元上，可實現寬頻信號處理，大大提高信號處理速度。據報道，Xilinx 公司的Virtex-II FPGA對快速傅立葉變換(FFT)的處理可提高30倍以上。它的晶元中有自由的FPGA可供編程。Xilinx公司開發出一種稱作Turbo卷積編解碼器的高性能內核。設計者可以在FPGA中集成一個或多個Turbo內核，它支持多路大數據流，以滿足第三代(3G)WCDMA無線基站和手機的需要，同時大大WCDMA無線基站節省開發時間，使功能的增加或性能的改善非常容易。因此在無線通信、多媒體等領域將有廣泛應用。
[編輯本段]Windows系統DSP
DSP版本＝授權提供版（Delivery Service Partner），類似於OEM版，比正式版便宜一點。

③ c,c++的編程規范如此晦澀,怎麼還有那麼多人遵從

C語言發展如此迅速，而且成為最受歡迎的語言之一，主要因為它具有強大的功能。許多著名的系統軟體，如DBASE Ⅳ都是由C 語言編寫的。用C 語言加上一些匯編語言子程序，就更能顯示C 語言的優勢了，像PC- DOS 、WORDSTAR等就是用這種方法編寫的。
我是學C的，感覺C很好啊，我不知道Java，C語法不是很嚴，可以自由編寫，創新空間很大，而且效率高。我覺得，只要能精通任何一種語言，都可以用不同的方法達到相同的效果的，這就是創新，各取所長嘛。

④ 求dsp設計交通

DSP正在成為一種幾乎無處不在的技術，不僅應用在眾多消費電子、汽車與電話產品中，而且也進入越來越先進的設備。

諸如無線基站、雷達信號處理、指紋識別以及軟體無線電等應用都要求極高的處理能力。這些新類型的高性能DSP應用推動獨立處理器的性能走高，而為了提升性能，硬體解決方案也在不斷發展。

在90年代初，設計者面臨的挑戰是，如何採用多個處理器以匯聚更多的處理能力，從而滿足他們的性能要求。但是在協調多個處理器的功能時，系統級設計變得極為困難，更不用說這種方法既昂貴又浪費資源。

當第一種實現DSP的FPGA出現時，DSP設計者開始利用這種器件來支援處理器的能力。在這種方法中，FPGA通過加速DSP演算法的關鍵部分(這對性能至關重要)，可以補充處理器的不足。

今天的專用FPGA，如Xilinx公司的Virtex 4或Altera公司的Stratix II等蘊藏著巨大的潛力，可通過並行化來提高性能。的確，DSP專用FPGA技術已顯示出可提供比其它實現方案高100倍的性能優勢(表1)。

圖1：FPGA提供100倍於DSP的
MACOPS(每秒乘/加運算數)。MACOPS是
時鍾頻率與乘法器個數的乘積。

因此，在FPGA中包含一顆標准DSP的情況變得越來越普遍，而且預計以此種方式來使用FPGA的設計將迅速增加。

設計挑戰

不過，伴隨著這種強大的硬體能力，設計者面臨如何有效實現這些基於FPGA的DSP系統的問題。這種大型的復雜設計對傳統的DSP設計方法提出了挑戰。這在很大程度上是因為以下事實，即在DSP應用中，傳統的FPGA設計流程沒有充分利用一個高效設計流程的兩個關鍵要素：綜合技術與可移植IP。

那些利用綜合技術來設計ASIC的人都很清楚綜合技術的優勢。對基於FPGA的DSP來說，該技術是關鍵，它使設計進入處於高級的抽象水平並能自動探索麵積與性能之間的折衷。快速設計進入與高抽象水平及自動化的結合，不僅能提供單一的設計示例，而且還能提供各種可供選擇的實現結果。

對於性能優先於面積的應用來說，它可能需要包含數百個乘法器的實現方案。這種方法將具有很快的速度，但也會消耗大量矽片面積。同樣，對於那些對面積更敏感的應用來說，實現方案應使用性能較低、數量較少的乘法器，以得到佔位面積更小的結果。這些類型的折衷對基於FPGA的高級DSP的開發來說至關重要，因而要求有功能強大的工具。

高效DSP開發的另一個關鍵要素是擁有恰當的構建模塊或IP。適合於這些應用的IP具有兩個主要屬性：可擴展性與可移植性。

與適用性相對較低的同類IP相比，可擴展IP使設計者無需犧牲效率即能構建定製IP功能。新功能模塊是高效的，因為在後續的綜合過程中，未用的或不必要的部分將被優化掉。

可移植性也能保證效率。DSP設計者必須能在設計出演算法以後，無需進行修改即可在任何FPGA供應商的產品上運行它們。這種可移植性將提供極大的效率與自由度，以方便選擇一種最佳實現方案。

DSP驗證也構成挑戰。當驗證DSP時，信號調試與分析變得更復雜，並不僅僅限於檢查時域、頻域曲線及散布圖。由於數字信號的特徵取決於其采樣時間和離散幅度，DSP驗證工具必須能有效定義及操作多速率DSP應用中的時間。

此外，它們還必須易於從全精度浮點模擬轉換到有限字長定點模擬。同時，它們還需要一種用於對DSP演算法進行建模的語言，包括對時間、定點資源與並行性等概念的本地支持。

整合方法

設計技術方面的最新進展為解決DSP設計者的獨特挑戰提供了令人興奮的解決方案。由Mathworks公司提供的Simulink是一種基於數學模型的系統設計環境，為DSP設計者提供了強大的建模與模擬功能。該環境能處理多速率離散時間定義與管理以及單源浮點模擬等DSP問題。

圖2：基於FPGA的DSP設計流程。

對於FPGA實現來說，DSP綜合是一項將DSP驗證與最佳DSP實現鏈接在一起的關鍵創新。藉助嵌入在Synplify DSP工具中的能力，設計者可以採用一種自動式且獨立於器件的方法來檢查實現過程的折衷並完成目標映射。

將DSP綜合與Simulink聯合使用，可將系統架構師與硬體設計師的專長整合到一個公共環境中。系統架構師可以為Simulink創建一個獨立於供應商的模型，使設計進入點保持在純演算法層面，從而將他的注意力集中在更高層次的設計功能上。

當模型轉交給硬體設計師時，規范沒有任何架構含義。只要建模環境中的DSP驗證工具允許無縫集成綜合引擎，硬體設計師無需修改驗證源就可檢查架構方面的折衷。

由於驗證源保持一致，所以系統架構師不用擔心硬體實現問題，而硬體設計師也不必費勁地去研究DSP演算法規范。此外，這還能保證設計完整性與最優化，並提高兩個團隊成員的工作效率。

該設計方法的關鍵是採用通用DSP庫。供應商專有的IP會使演算法設計陷入到不必要的實現細節中。採用一個與架構參數無關的通用DSP功能庫，設計將根據高層規范來產生輸出。

藉助一個高層功能庫，甚至與DSP功能有關的延時也能被推遲到架構優化階段來處理。這是通過DSP綜合來完成的。諸如DSP綜合、Simulink及可移植庫等創新都是改進DSP設計的關鍵元素，但將這些能力集成到一個總的方法學中也非常關鍵。最佳的DSP設計流程可為現有設計能力增加通用庫以及整合DSP綜合與Simulink的能力(參見圖2)。

在設計規范時，系統架構師只需在純粹的演算法抽象層面上操作。通過使用功能塊，設計師可用類似的DSP概念來捕獲演算法。

在設計流程的後期，由於Simulink具有DSP驗證環境特性，演算法驗證因而變得非常容易。可視化、調試以及內置的加速器等能力使設計者更容易實現離散時間設計的快速模擬。

這種設計方法的引擎就是DSP綜合，它決定了面積、性能等系統級目標。這個步驟旨在創造出一種能消耗最少的資源並達到所需性能的架構。通過採用折疊、系統范圍重定時以及增加延時等適當的系統級優化技術，DSP綜合能滿足系統級性能目標。

所得到的架構可由獨立於供應商的可綜合RTL代碼來生成。由於設計保留了獨立於供應商的特性，RTL綜合工具的全部能力可以被用於執行進一步的設計優化。

與傳統設計流程相比，上述DSP設計方法具有明顯的優勢。隨著設計規模增大，僅是由於其無延時的演算法及無需時間來同步多條路徑，DSP綜合流程就超過了傳統方法。

比較DSP綜合與傳統流程的設計結果表明，即使在不同的優化情況下，前者也一樣有改進。當在DSP綜合期間不執行高級優化時，所得到的任何優化主要歸功於RTL綜合。即使沒有DSP綜合優化，在所有測試電路中採用的邏輯單元數量也會一如既往地減少，而性能也會得到改善。

我們需要考慮幾種不同的優化情況。當允許進行資源共享時，常常希望在資源利用上有明顯的改進，即使以犧牲某些性能為代價。測試電路已經證明了這一點，即以性能的明顯下降為代價可以顯著減少消耗的資源。

這種優化技術最適合在資源有限但允許性能有一定下降的情況下使用。重定時優化技術是增強DSP綜合結果的另一個選項。採用這種方法時，盡管可能要以消耗更多的資源為代價，但與單獨的DSP綜合及傳統設計方法相比，性能將有顯著提升。

為達到定時目的，一些DSP綜合解決方案在架構層上重新分配寄存器並引入一些管道。採用門級重定時可以補充這種高級定時，兩者的結合使用將獲得最佳的優化結果，且無需增加任何資源即可獲得明顯的性能改進。

作者：Andrew Dauman

應用工程副總裁

Dirk Seynhaeve

DSP應用工程總監

Synplicity公司

自上而下直到物理實現的DSP設計流程
2005-3-28 15:07:37 電子設計應用 AccelChip公司 Dan Ganousis
世界正處於高科技下一波快速增長的開端， DSP已經成為業界公認的、將按指數增長的技術焦點。目前，大多數DSP設計已經能在半導體生產商(如T1、ADI、Freescale等)提供的通用DSP晶元上實現。通用處理器的價格相對比較便宜，並且有高質量和廉價的編程工具、方便快速實現DSP演算法的支持，但開發人員更希望在原型創建和調試過程中能進行重新編程。

圖1 通用DSP處理器的性能與通信領域需要的DSP處理性能的比較

速度的需要 現在，對電子系統的性能要求已經超過了通用DSP處理器的能力。圖1顯示了由寬頻網路市場驅動的對DSP演算法的性能需求與通用DSP處理器性能的差異。可以看出通用DSP的性能容量與新的寬頻通信技術的需求之間的差距正以指數速率擴大。

傳統上DSP開發者可以獲得的改變通用DSP處理器性能的唯一方法就是將DSP演算法注入到ASIC中，以達到加速硬體的目的。然而這種ASIC的解決方法實現起來非常困難，而且在ASIC上實現DSP演算法是以犧牲可重編程的靈活性為代價的，同時還需要大量的非重復設計費用、漫長的原型初始化，以及購買大量昂貴的集成電路設計工具等。

隨著先進的FPGA架構如Xilinx Virtex-II和Altera Stratix-II的引入，DSP設計者可以獲得一種把通用DSP處理器的所有優點與ASIC的先進性能綜合在一起的新型硬體。這些新型的FPGA架構可以優化DSP的實現，並能提供滿足現今電子系統所必需的處理能力。

FPGA的優越性表現在它能允許DSP設計者做到「使結構適應演算法」，設計者能夠根據實現系統性能的需要最大限度地使用FPGA內部的並行資源。而在通用DSP處理器中資源是固定的，因為每個處理器只包含一些數量有限的類似乘法器一樣的基本運算功能，設計者必須做到「使演算法適應結構」，因而無法達到在FPGA中能夠獲得的性能。

圖2 全球DSP收入預測

半導體工業的亮點

圖2顯示了整個DSP市場和片內演算法市場(由FPGA、結構化ASIC和ASIC幾部分組成)的年收入預測。其中，DSP片內演算法市場今後三年內將以高於42%的年增長率增長，是整個半導體領域增長最快的部分。

現在DSP的設計團隊所面臨的挑戰和二十世紀九十年代ASIC的設計者所面臨的類似—DSP開發組如何用目標FPGA的設計方法代替通用DSP；如何去開發所需要的新的設計技巧；如何完善公司的設計流程；怎樣才能提出新的DSP演算法的實現方法，同時又不危及當前產品的開發計劃。或許更重要的是，管理者怎樣才能夠使災難性結果發生的可能性降低到最小。

AccelChip公司認為DSP的未來取決於新型設計方法的採用，而這種方法必須能使公司滿足DSP市場對上市時間、成本的苛刻要求。和ASIC、FPGA的產生一樣，對DSP變革的方式就是採用真正的、自上而下的設計流程。

圖3 傳統的DSP設計流程

傳統自上而下的設計流程

傳統上，DSP設計被分為兩種類型的工作：系統/演算法的開發和軟/硬體的實現。這兩類工作是由完全不同的兩組工程師完成，通常這兩個組在各自的介面之間被相對分開。演算法開發者在不考慮系統的結構或軟/硬體實現細節的情況下使用數學分析工具來創建、分析和提煉所需要的DSP演算法；系統設計者則主要考慮功能的定義和結構的設計，並保持與產品說明及介面標准相一致。軟/硬體設計組採用系統工程師和演算法開發人員所建立的規范進而完成DSP設計的物理實現。

一般來講，細則規范可劃分成很多小的模塊，每個小模塊分配給各個成員，他們必須首先理解屬於自己的模塊的功能。

如果DSP演算法的目標是FPGA、結構化ASIC或SoC，那麼首要任務就是用Verilog或VHDL等硬體描述語言來建立一個RTL模型。這就需要實現工程師了解通信理論和信號處理以便明白系統工程師提出的細則規范。建立一個RTL模型和模擬測試平台常常需要花費一至兩個月的時間，這主要是因為需要人工驗證RTL文件和MATLAB模型的准確匹配。RTL模型模擬環境一經建立，實現工程師就要同系統工程師和演算法開發人員進行交流，共同分析DSP系統硬體實現的性能、范圍和功能。

由於系統工程師在演算法開發階段無法看到物理層設計，因此通常會需要修改原來的演算法和系統結構、更新文字性規范、修改RTL模型和測試平台以及重新模擬，這些過程往往需要連續進行多次，直到DSP系統的性能要求能夠由硬體實現為止。接著，實現工程師使用邏輯綜合執行一種標準的FPGA/ASIC自上而下的設計流程，從而將RTL模型映射到門級網表，並且使用物理設計工具在給定的FPGA/ASIC器件中設置布局網表。圖3給出了基本的片內DSP演算法的設計流程，主要由演算法開發和硬體實現兩個相對分開的部分組成。

如上所述，只有花費很長的時間人工建立基於文字規范的RTL模型，才能避免因兩個設計域(design domains)之間缺乏聯系而造成設計開發進程的延遲，然而對這一設計工程更大的擔心是DSP演算法的物理設計是基於硬體工程師對文字規范主觀的理解。

硬體工程師中缺乏DSP專家，因此常常會因為對要求功能的曲解而造成災難性的後果。隨著DSP復雜度的增加，在人工建立RTL模型的過程中，產生錯誤已司空見慣。由於相同的錯誤被寫入模擬測試平台中，因此模擬中即便出現多次錯誤也無法被捕捉到，只有到了原型設計階段，硬體設計錯誤才會被發現。

改進方法

FPGA/ASIC設計人員採用真正意義上的自上而下的設計方法，最重要的好處之一就是設計數據管理的改善。但是當ASIC和FPGA採用和現有DSP設計相同的自下而上的設計方法時，由於缺乏單一且有效的設計數據源，將會引入許多錯誤。因此，在當今的DSP設計中，各個獨立的設計部門有義務使MATLAB模型和人工創建的RTL模型及測試平台保持同步。可是如前所述，這兩個團隊很少交流，而且通常在地理位置上也相距很遠。所以管理這些數據變得非常困難。
CoWare在其SPW工具包里提供了一種模塊同步問題的解決方案：將輔助模擬設計方法的概念引入硬體設計系統中，從而達到從細則規范到實現的轉變。在這種方法中，CoWare 建議DSP設計組使用他們具有DSP硬體模型庫的硬體設計系統創建一個可以執行的規范，從而取代對DSP規范和演算法進行詮釋的編程語言。
這種方法在消除硬體工程師開發RTL模型時造成的曲解方面很有優勢，但是，它對確保設計數據同步方面還存在不足。由於每次修正模塊都需要人工修改可執行規范，特別在現今復雜度不斷增加和產品上市時間越來越短的雙重壓力下，發生錯誤的可能性將會大幅增加。

真正自上而下的DSP設計方法

Accelchip公司的DSP合成工具使用VHDL或Verilog硬體描述語言能夠直接讀出MATLAB模型並自動輸出可以合成的RTL模型和模擬測試平台。通過連接DSP的兩個設計域，給DSP設計小組在設計的人力和時間、曲解的消除、高成本的重復工作、硬體實現的自動驗證，以及系統設計人員和演算法開發人員在開發的初期階段進行結構探索時所需要的能力等方面帶來了很大的簡化。

Accelchip使硬體設計人員不需要人工創建RTL模型和模擬測試平台，從而縮短了開發周期，減少了硬體實現所需要設計人員的數量。而且自動建立的RTL模型是目標FPGA器件的「結構化意識」，而不是簡單的、繼承下來的RTL模型。建立RTL模型後，其高級綜合工具將創建一個邏輯綜合的最佳實現，以確保所產生的門級網表具有FPGA器件的優點。

例如，DSP演算法在不同供應商提供的FPGA器件列中實現，其性能和范圍有很大的差異，這是因為對於不同設備來講，結構、邏輯資源、布局資源以及布局方法都是不同的。通過「結構化意識」，Accelchip為DSP設計小組的目標FPGA器件提供了很好的物理實現。同時通過提供容易使用的、自動的從MATLAB到硬體實現的直接路徑，使得DSP系統設計人員和演算法開發人員能夠在設計開發初期定義他們的演算法。進而演算法開發人員能夠很快地將MATLAB設計轉換成綜合了性能、范圍、成本和功率優點的目標FPGA的門級網表。有了來自演算法物理實現的初期或開發周期中的反饋，就意味著設計流程後期所做的重復更少，再一次節省了寶貴的時間和人力。

結語

DSP技術的重要性日益增加，對其演算法的性能要求遠遠超過了通用性DSP處理器的能力，從而促使DSP實現小組去尋找硬體的解決方法。FPGA給DSP實現提供了理想的平台，Accelchip提供的真正的自上而下的設計方案無縫地融入了DSP的設計環境，從而確保了在轉向真正的自上而下的DSP設計方法時管理風險的最小化。

⑤ TMS320F2812原理及其C語言程序開發的二、內容簡介

《TMS320F2812原理及其C語言程序開發》共分12章。第1章為處理器的功能以及開發環境CCS的介紹，用簡單易懂的實例引領讀者入門。第2章為結合工程開發的C語言基礎介紹，重點是培養讀者C語言開發的基本能力。第3章為TMS320F2812外設的C語言程序開發，重點介紹外設的C語言構成，使讀者對TMS320F2812的外設編程有一個清楚的認識。第4～10章為TMS320F2812的外設介紹，重點介紹外設工作原理、寄存器位信息及功能，並且根據不同的外設提供詳細的C語言程序開發，可以使讀者對外設充分理解。第12章為以TMS320F2812為處理器的電氣平台開發介紹，重點介紹以處理器為核心的各模塊硬體設計、軟體開發，更好地提升讀者的開發能力。附錄中還介紹μC/OS-Ⅱ操作系統在TMS320F2812上移植及實時多任務管理。
《TMS320F2812原理及其C語言程序開發》適合學習DSP TMS320F2812的初級、中級用戶及有一定基礎的DSP設計開發人員，是DSP方面軟體和硬體工程師必備的工具書，也可以作為TMS320F2812 DSP愛好者的自學教材。此外，《TMS320F2812原理及其C語言程序開發》還可以作為高等院校相關專業的參考教材。
-------------------------------------------------------------------------------- 以F2812為核心的電氣平台的開發與設計
豐富的C語言程序開發實例
C語言的編程基礎和編程規范
詳細介紹F2812的外設原理和編程技巧
F2812的Boot ROM相關內容及多種啟動方式介紹
ADC外部校正原理
嵌入式項目流程管理知識介紹
μC/OS-Ⅱ系統在F2812上的移植，以及實時多任務管理 第1章 晶元功能概述、軟體介紹、項目流程管理研究
1.1 TMS320F2812性能概述
1.2 TMS320F2812結構概述
1.2.1 引腳分布
1.2.2 TMS320F2812引腳信號捕述
1.3 TMS320F2812功能概覽
1.3.1 存儲空間示意圖
1.3.2 簡要描述
1.4 DSP集成環境CCS介紹
1.4.1 CCS安裝
1.4.2 CCS配置軟體設置
1.4.3 CCS軟體慨述
1.4.4 File（文件）菜單介紹
1.4.5 Edit（編輯）菜單介紹
1.4.6 View（視圖）菜單介紹
1.4.7 Project（工程）菜單介紹
1.4.8 Debug（調試）菜單介紹
1.5 CCS工程管理
1.5.1 創建新的工程文件
1.5.2 編譯並運行程序
1.6 一個簡單的例子程序介紹
1.6.1 基本的程序代碼生成
1.6.2 具體的程序開發介紹
1.7 嵌入式項目開發流程管理
1.7.1 概述
1.7.2 項目啟動
1.7,3 項目計劃
1.7.4 項目研發
1.7.5 項目結束
第2章 C語言程序設計基礎
2.1 C語言數據結構及語法
2.1.1 C語言數據結構
2.1.2 C語言運算符與表達式
2.2 程序控制結構
2.2.1 if語句
2.2.2 switch語句
2.2.3 while語句
2.2.4 for語句
2.2.5 程序控制中的特殊運算符
2.3 數組
2.4 指引
2.5 函數
2.6 C語言編程規范
2.6.1 環境
2.6.2 語言規范
2.6.3 字元類
2.6.4 變情類型
2.6.5 函數聲明和定義
2.6.6 變數初始化
2.6.7 演算法類型轉換
2.6.8 編程風格
第3章 TMS320F2812外設的C語言程序設計
3.1 導言
3.2 傳統的#define方法
3.3 位定義和寄存器結構體定義方式
3.3.1 定義寄存器結構體
3.3.2 使用DATA_SECTION將寄存器結構體映射到地址空間
3.3.3 添加位定義
3.3.4 共同體定義
3.4 位操作和寄存器結構體定義方式的優點
3.5 對位或寄存器整體進行操作
3.6 一個特殊的例子（eCAN控制寄存器）
第4章 TMS320F2812系統控制及中斷
4.1 存儲空間
4.1.1 Flash存儲器
4.1.2 OTP存儲器
4.1.3 Flash和()TP寄存器
4.2 時鍾及系統控制
4.2.1 時鍾及系統控制概述
4.2.2 外設時鍾控制寄存器(PCLKCR)
4.2.3 系統控制和狀態寄存器(SCSR)
4.2.4 高/低速外設時鍾預定標寄存器(HISPCP/L()SPCP)
4.3 振盪器及鎖相環模塊
4.4 低功耗模式
4.5 F2812外設結構
4.5.1 外設結構寄存器
4.5.2 受EALLOW保護的寄存器
4.6 F2812外設中斷擴展模塊
4.6.1 PIE控制器概述
4.6.2 中斷操作步驟
4.6.3 向量表的映射
4.6.4 中斷源
4.6.5 復用中斷操作過程
4.6.6 使能/禁止復用外設中斷的程序步驟
4.6.7 外設向CPU發出的復州中斷請求流程
4.6.8 PIE向量表
4.6.9 P1E配置寄存器
4.6.10 中斷程序設計
4.7 看門狗模塊
4.7.1 看門狗模塊介紹
4.7.2 看門狗計數寄存器(WDCNTR)
4.7.3 看門狗復位寄存器(WDKEY)
4.7.4 看門狗控制寄存器(WDCR)
4.7.5 看門狗模塊程序設計
4.8 32位CPU定時器
4.8.1 TIMERxTIM寄存器
4.8.2 TIMERxPRD寄存器
4.8.3 TIMERxTCR寄存器
4.8.4 TIMERxTPR寄存器
4.8.5 定時器程序設計
4.9 通用輸入輸出口(GPI())
4.9.1 GPI()介紹
4.9.2 輸入限制
4.9.3 GPxMUX寄存器(功能選擇寄存器)
4.9.4 GPxDIR寄存器(方向控制寄存器)
4.9.5 GPxDAT衡存器（數據寄存器）
4.9.6 GPxSET寄存器（置位寄存器）
4.9.7 GPxCLEAR寄存器（清除寄存器）
4.9.8 GPxTOGGLE寄存器（取反觸發寄器）
4.9.9 寄存器位I/O引腳的映射
4.9.10 GPIO程序設計
第5章 TMS320F2812外部介面(XINTF)
5.1 外部接U功能概述
5.2 X1NTF配褂概述
5.2.1 政變XINTF配置和時序寄器的程序
5.2.2 XINTF時鍾
5.2.3 寫緩沖器
5.2.4 XINTF每個區域訪問的引導、激活、跟蹤的時序
5.2.5 XREADY信號采樣
5.2.6 區域切換
5.2.7 XMP/MC信號對XINTF的影響
5.3 引導、激活、跟蹤等待狀態的配置
5.4 XINTF寄存器
5.4.1 XINTF時序寄存器(XTIMINGx)
5.4.2 XINTF配性寄仔器(XINCNFx)
5.4.3 XBANK寄存器
5.5 信號描述
5.6 XINTF操作時序圖
5.7 XINTF應用開發及C語言程序設計
5.7.1 XINTF應用開發概述
5.7.2 XINTF模塊的C語言程序設計
第6章 TMS320F2812串列通信介面(SCI)
第7章 TMS3211F2812的串列外圍設備介面（SPI）
第8章 TMS320F2812增強型區域控制網路(eCAN)模塊
第9章 TMS320F2812模/數轉換(ADC)模 塊
第10章 TMS320F2812事件管理器(EV)模塊
第11章 Boot ROM介紹和F2812程序模擬與下載
第12章 基於TMS320F2812的電氣平台開發設計
附錄 μC/OS-Ⅱ操作系統在F2812上移植及實時多任務管理
參考文獻
……

⑥ 2000系列DSP器件2407內核各組成部分的功能機構與特點

DSP的發展
這學期我們著重針對DSP2407到2812進行了長時間的學習，尤其是2407我們接觸的比較多，但是到底什麼是DSP呢？我先來介紹一下。數字信號處理(Digital Signal Processing，簡稱DSP)是一門涉及許多學科而又廣泛應用於許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生並得到迅速的發展。數字信號處理是一種通過使用數學技巧執行轉換或提取信息，來處理現實信號的方法，這些信號由數字序列表示。在過去的二十多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用。德州儀器、Freescale等半導體廠商在這一領域擁有很強的實力。
現在，我們來了解一下DSP的發展歷程。DSP產業在約40年的歷程中經歷了三個階段：第一階段，DSP意味著數字信號處理，並作為一個新的理論體系廣為流行。隨著這個時代的成熟，DSP進入了發展的第二階段，在這個階段，DSP代表數字信號處理器，這些DSP器件使我們生活的許多方面都發生了巨大的變化。接下來又催生了第三階段，這是一個賦能(enablement)的時期，我們將看到DSP理論和DSP架構都被嵌入到SoC類產品中。」 第一階段，DSP意味著數字信號處理 。 80年代開始了第二個階段，DSP從概念走向了產品，TMS32010所實現的出色性能和特性備受業界關注。方進先生在一篇文章中提到，新興的DSP業務同時也承擔著巨大的風險，究竟向哪裡拓展是生死攸關的問題。當設計師努力使DSP處理器每MIPS成本降到了適合於商用的低於10美元范圍時，DSP在軍事、工業和商業應用中不斷獲得成功。到1991年，TI推出價格可與16位微處理器不相上下的DSP晶元，首次實現批量單價低於5美元，但所能提供的性能卻是其5至10倍。 到90年代，多家公司躋身DSP領域與TI進行市場競爭。TI首家提供可定製 DSP——cDSP，cDSP 基於內核 DSP的設計可使DSP具有更高的系統集成度，大加速了產品的上市時間。同時，TI瞄準DSP電子市場上成長速度最快的領域。到90年代中期，這種可編程的DSP器件已廣泛應用於數據通信、海量存儲、語音處理、汽車電子、消費類音頻和視頻產品等等，其中最為輝煌的成就是在數字蜂窩電話中的成功。這時，DSP業務也一躍成為TI最大的業務，這個階段DSP每MIPS的價格已降到10美分到1美元的范圍。 21世紀DSP發展進入第三個階段，市場競爭更加激烈，TI及時調整DSP發展戰略全局規劃，並以全面的產品規劃和完善的解決方案，加之全新的開發理念，深化產業化進程。成就這一進展的前提就是DSP每MIPS價格目標已設定為幾個美分或更低。

DSP2407與DSP2812的概述
（1）2407
2407是我們學習、實驗接觸較多的一部分。2407開發板分為TI 2000-011 DSP2407增強型、DSP2407+CPLD開發板、SHX-DSP2407A開發板。引DSP2407+CPLD開發板套件是一套基於TMS320LF2407A+EPM240的DSP+CPLD的學習開發平台，充分發揮DSP2407和ALTERA MAX II的靈活性和功能強大。
首先在教科書中我了解到，CUP的硬體組成包括累加器，輔助寄存器算術單元，輔助寄存器0~7，進位，中央算術邏輯單元，雙口RAM，數據存儲器頁面指針，全局存儲器配置寄存器，中斷屏蔽寄存器，中斷標志寄存器，中斷陷阱，輸入、輸出數據定標移位器，乘法器，微堆棧，多路選擇器，程序地址寄存器，程序計數器，程序控制器，臨時寄存器等等。
輸入定標移位器能將來自程序存儲器或數據存儲器的16位數據調整為32為數據送到中央算術邏輯單元，而且不會佔用時鍾開銷，在算術定標和邏輯操作對屏蔽定位設置中非常有用。
中央算術邏輯部分主要構成有三部分：CALU，ACC，輸出定標移位器。中央算術邏輯單元是實現算術和邏輯運算功能的部分，可以執行布爾運算，使得控制器具有位操作功能。當運算在CALU中完成時，結果就被送到累加器中，並在其中進行另外的一些操作，在實際的應用中，ACC的使用相當頻繁。
2407中有兩個狀態寄存器ST0和ST1，含有各種狀態和控制位，控制著很多系統的工作狀態，在應用中特別重要。
然後是數字量I/O模塊。
2407中有多達41個通用、雙向的數字量I/O引腳，其中很多都是復用引腳，實現一般I/O和基本功能。所有專用I/O和復用I/O引腳的功能都可通過9個16位控制寄存器來設置。可分為兩類：
I/O埠復用控制寄存器， 用來控制選擇I/O埠作為基本功能或一般I/O引腳功能。
數據和方向控制寄存器，當I/O埠用作一般I/O引腳功能時，用數據和方向控制寄存器可控制數據和雙向I/O引腳的數據方向。這些寄存器直接與雙向I/O引腳相連。
I/O模塊在實際應用中和很多模塊結合在一起，如上面的和LED燈結合使用，還有鍵盤和發光二極體結合實現利用鍵盤點亮發光二極體等等應用。總之，I/O模塊在DSP的設計應用中是不可缺少的，承擔著與其他模塊交互的重要作用。
下面介紹一個重要模塊——事件管理器模塊
2407包含兩個事件管理器模塊EVA和EVB， 每個事件管理器模塊有通用定時器（GP）、比較單元、捕獲單元以及正交編碼脈沖電路組成。這些部件使得事件管理器在電機控制方面具有很重要的應用。
每個事件管理模塊都有兩個通用的可編程定時器，而每個定時器包括16位的定時器增/減計數的計數器、16位的定時器比較寄存器、16位的定時器周期寄存器、16位的定時器控制寄存器各一個，還有可選擇的內部或外部輸入時鍾，可編程的預定標器，可選擇方向的輸入引腳等，這些器件能讓定時器進行停止/保持、連續增計數、定向增/減計數、連續增/減計數四種計數模式，和比較操作，PWM輸出等多種操作，可以產生多種對稱或非對稱的波形輸出，這就給電機控制帶來了很大的便利和靈活操作空間。

（2）2812
DSP2812是TI公司新推出的功能強大的TMS320F2812的32位定點DSP，是TMS320LF2407A的升級版本，最大的特點是速度比TMS320LF2407A有了質的飛躍，從最高40M躍升到TMS320F2812的150M，處理數據位數也從16位定點躍升到32位定點。最大的亮點是其擁有EVA、EVB事件管理器和配套的12位16通道的AD數據採集，使其對電機控製得心應手。再加上豐富的外設介面，如CAN、SCI等，在工控領域佔有不少份額。
DSP微處理器的特點：
DSP（digital signal processor）是一種獨特的微處理器，是以數字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉換為0或1的數字信號。再對數字信號進行修改、刪除、強化，並在其他系統晶元中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數以千萬條復雜指令程序，遠遠超過通用微處理器，是數字化電子世界中日益重要的電腦晶元。它的強大數據處理能力和高運行速度，是最值得稱道的兩大特色。
DSP微處理器（晶元）一般具有如下主要特點：
（1）在一個指令周期內可完成一次乘法和一次加法；
（2）程序和數據空間分開，可以同時訪問指令和數據；
（3）片內具有快速RAM，通常可通過獨立的數據匯流排在兩塊中同時訪問；
（4）具有低開銷或無開銷循環及跳轉的硬體支持；
（5）快速的中斷處理和硬體I/O支持；
（6）具有在單周期內操作的多個硬體地址產生器；
（7）可以並行執行多個操作；
（8）支持流水線操作，使取指、解碼和執行等操作可以重疊執行。
當然，與通用微處理器相比，DSP微處理器（晶元）的其他通用功能相對較弱些。
DSP優點：
對元件值的容限不敏感，受溫度、環境等外部因素影響小；
容易實現集成；VLSI
可以分時復用，共享處理器；
方便調整處理器的系數實現自適應濾波；
可實現模擬處理不能實現的功能：線性相位、多抽樣率處理、級聯、易於存儲等；
可用於頻率非常低的信號。
DSP缺點：
需要模數轉換；
受采樣頻率的限制，處理頻率范圍有限；
數字系統由耗電的有源器件構成，沒有無源設備可靠。
但是其優點遠遠超過缺點。
書上常用程序片段
匯編語言源程序片段：
;主程序
.text
_c_int0
CALL SYSINIT ;系統初始化程序
CALL PWM_INIT ;EVB模塊PWM初始化程序
WAIT
NOP
B WAIT
;系統初始化程序
SYSINIT:
SETC INTM
CLRC SXM
CLRC OVM
CLRC CNF ;B0區被配置為數據空間
LDP #0E0H ;指向7000h-7080h區
SPLK #81FEH,SCSR1 ;時鍾4倍頻,CLKIN=6M,CLKOUT=24M
SPLK #0E8H,WDCR ;不使能WDT
LDP #0
SPLK #0002H,IMR ;使能中斷第2級INT2
SPLK #0FFFFH,IFR ;清全部中斷標志
RET
;EVB模塊的PWM初始化程序
PWM_INIT:
LDP #DP_PF2 ;指向7080h-7100h區
LACL MCRC
OR #007EH ;IOPE[1-6]被配置為基本功能方式:PWM[7-12]
SACL MCRC
LDP #DP_EVB ;指向7500h-7580h區
SPLK #0FFFFH,EVBIFRA ;清EVB 全部中斷標志
SPLK #0666H,ACTRB ;PWM12,10,8 低有效,PWM11,9,7 高有效
SPLK #00H,DBTCONB ;不使能死區控制
SPLK #10H,CMPR4 ;設置比較初值 PWM7高電平佔50/60, 低電平佔10/60
SPLK #20H,CMPR5 ;設置PWM9,10的比較寄存器
SPLK #30H,CMPR6 ;設置PWM11,12的比較寄存器
SPLK #60H,T3PR ;設置定時器3周期寄存器,
;即PWM周期為60個CPU時鍾周期
SPLK #0A600H,COMCONB ;使能比較操作
SPLK #0,T3CNT
SPLK #41H,GPTCONB ;TCOMPOE=1,T3PIN=01
SPLK #080H,EVBIMRA ;通用定時器3使能
SPLK #0174EH,T3CON ;TMODE=10 連續增計數模式,TPS=111 預分頻為128
;TENABLE=1 定時器計數使能, TCLKS=00 內部時鍾
;TECMPR=1 定時器3比較使能, SELT3PR=0
CLRC INTM ;開總中斷
RET
;定時器3中斷程序
GISR2: ;優先順序INT2中斷人口
;保護現場
LDP #0 ;保存機器上下文
SST #0,st0_temp ;使用自動定址,DP-0
SST #1,st1_temp ;保存狀態寄存器到B2 DARAM.
LDP #0
SACL context ;保存ACC的低16位
SACH context+1 ;保存ACC的高16位
SAR AR1,context+2
SAR AR2,context+3
SAR AR3,context+4
SAR AR4,context+5
SAR AR5,context+6
LDP #0E0H
LACC PIVR,1 ;讀取外設中斷向量寄存器（PIVR）,並左移一位
ADD #PVECTORS ;加上外設中斷人口地址
BACC ;跳到相應的中斷服務子程序
T3GP_ISR: ;通用定時器3中斷人口
LDP #DP_EVB
SPLK #0,T3CNT
GISR2_RET: ;中斷返回
;恢復現場
LDP #DP_EVA
SPLK #0FFFFH,EVAIFRA
LDP #0
LAR AR5,context+6
LAR AR4,context+5
LAR AR3,context+4
LAR AR2,context+3
LAR AR1,context+2
LACC context+1,16
ADDS context
LST #1, st1_temp
LST #0, st0_temp
CLRC INTM ;開總中斷,因為一進中斷就自動關閉總中斷
RET

DSP技術的應用
語音處理：語音編碼、語音合成、語音識別、語音增強、語音郵件、語音儲存等。
圖像/圖形：二維和三維圖形處理、圖像壓縮與傳輸、圖像識別、動畫、機器人視覺、多媒體、電子地圖、圖像增強等。
軍事：保密通信、雷達處理、聲吶處理、導航、全球定位、跳頻電台、搜索和反搜索等。
儀器儀表：頻譜分析、函數發生、數據採集、地震處理等。
自動控制：控制、深空作業、自動駕駛、機器人控制、磁碟控制等。
醫療：助聽、超聲設備、診斷工具、病人監護、心電圖等。
家用電器：數字音響、數字電視、可視電話、音樂合成、音調控制、玩具與游戲等。
生物醫學信號處理舉例：
CT：計算機X射線斷層攝影裝置。（其中發明頭顱CT英國EMI公司的豪斯菲爾德獲諾貝爾獎。）
CAT:計算機X射線空間重建裝置。出現全身掃描，心臟活動立體圖形，腦腫瘤異物，人體軀干圖像重建。
心電圖分析。
2407和2812是dsp2000系列性能最讓人關注的兩款晶元，在使用過兩種晶元後，
特將兩款晶元的異同來作一比較。
都是對於電機控制開發使用。由此，在外設上的配備上有較多的相似之處。

2407與2812的異同點
1、相同點：
1 時間管理器，來管理定時器和pwm，及電機光電碼盤的介面，
2 多路ad來接受感測器的信號
3 通訊介面 spi can sci 使得可以方便的通訊
4 程序存儲器和內部ram都有一定的容量滿足不同的需求
5 3、3V電壓供電，突出了低功耗的節電功能
6 可以進行程序和數據空間的外擴
7 jtag介面相同
8 內核相同 ，方便程序移植
同時，240x系列都有以下特點：
採用高性能靜態CMOS技術，似的供電電壓降為3.3V，減小了控制器的功耗；30MIPS的執行速度是得指令周期縮短到33ns，從而提高了實時控制能力
基於TMS320C2xx DSP的CPU核，保證了F240x系列DSP代碼與TMS320系列DSP代碼兼容
片內有很大的程序存儲器以及數據/程序RAM，DRAM，SARAM
兩個事件管理器模塊，包括兩個16位通用定時器，8個16位脈寬調制通道，3個捕獲單元，片內光電編碼器介面電路，16位通道AD轉換器。事件管理器模塊適用於控制交流感應電機、無刷直流電機、開關磁阻電機、步進電機、多級電機和逆變器。
擁有較大的可擴展外部存儲器
擁有看門狗定時器模塊
控制器區域網絡（CAN）2.0B模塊，串列通信介面（SCI）模塊，16位串列外設介面（SPI）模塊
基於鎖相環的時鍾發生器，眾多的通用I/O引腳，5個外部中斷（兩個電機驅動保護、復位和兩個可屏蔽中斷）
電源管理包括3種低功耗模式，能獨立地將外設器件轉入低功耗工作模式

2、不同點：
1 電壓 2407 3。3V內核和IO供電，flash燒寫電壓5V 。2812 1。8V或者1.9V內核和3。3VIO供電，flash燒寫電壓3.3V 。上電次序，2407沒有關系 ，2812 io先上電，核後上電
2 clk 2407最大40M 。2812 最大150M（內核電壓1.9V）或者 135M（內核電壓 1.8V）
3 下載程序方式 2407 編程器下載
2812 編程器下載 串口 spi
4 cpu 2407為16位處理器 。2812為32處理器
5 程序和數據空間 2407 flash32k ram2。5K可擴展196K 。2812 flash 16×128K ram 16×18K可擴展4M空間
6 時間管理器 2407 定時器16位 一個光電碼盤介面。2812 定期器32位 有兩個光電碼盤介面
7 ad 2407 10位 2812 12位
8 sci 2407 1個 沒有緩沖單元 2812 兩個 具有緩沖單元
8 can 2407標准can符合2。0B協議 2812增強can和標准can 符合2。0B
9 mcbsp 2407 沒有 2812 有
10 語言 2407 匯編 c 2812 匯編 c c＋＋
11 TI支持 2407沒有提供較多的常式支持 2812 提供完整的模塊常式支持
12 編程風格 2407傾向於模塊編程 2812 類編程，並且結構性更強
13 寄存器的保護。2407沒有對系統寄存器的保護，2812提供了保護機制
14 在開發環境的幫助文件上看，2407比2812要好點，2812的寄存器的設置和定 義幫助文件基本沒有說明
正因為這些異同點，我們不難看出 2812已經比2407具有了更高的處理能力，更豐富的處理方式和更安全的系統結構，也增加了一部分2407所不具有的功能。
所以，信息處理量越來越大的DSP領域，可以預言，2812代替2407已經成為一種趨勢。2407是2812的基礎一級，2812比2407更加適應如今發展迅速。但我們現階段還是要通過對2407的學習打好基礎，以便更好的理解和學習2812,。

DSP未來發展
1、數字信號處理器的內核結構進一步改善，多通道結構和單指令多重數據(SIMD)、特大指令字組(VLIM)將在新的高性能處理器中將佔主導地位，如Analog Devices的 ADSP-2116x。

2、DSP 和微處理器的融合：
微處理器是低成本的，主要執行智能定向控制任務的通用處理器能很好執行智能控制任務，但是數字信號處理功能很差。而DSP的功能正好與之相反。在許多應用中均需要同時具有智能控制和數字信號處理兩種功能，如數字蜂窩電話就需要監測和聲音處理功能。因此，把DSP和微處理器結合起來，用單一晶元的處理器實現這兩種功能，將加速個人通信機、智能電話、無線網路產品的開發，同時簡化設計，減小PCB體積，降低功耗和整個系統的成本。例如，有多個處理器的Motorola公司的DSP5665x，有協處理器功能的Massan公司FILU-200，把MCU功能擴展成DSP和MCU功能的TI公司的TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的產品。互聯網和多媒體的應用需要將進一步加速這一融合過程。
3、DSP 和高檔CPU的融合：
大多數高檔GPP如Pentium 和PowerPC都是SIMD指令組的超標量結構，速度很快。LSI Logic 公司的LSI401Z採用高檔CPU的分支預示和動態緩沖技術，結構規范，利於編程，不用擔心指令排隊，使得性能大幅度提高。Intel公司涉足數字信號處理器領域將會加速這種融合。
4、DSP 和SOC的融合：
SOC(System-On-Chip)是指把一個系統集成在一塊晶元上。這個系統包括DSP 和系統介面軟體等。比如Virata公司購買了LSI Logic公司的ZSP400處理器內核使用許可證，將其與系統軟體如USB、10BASET、乙太網、UART、GPIO、HDLC等一起集成在晶元上，應用在xDSL上，得到了很好的經濟效益。因此，SOC晶元近幾年銷售很好，由1998年的1.6億片猛增至1999年的3.45億片。1999年，約39%的SOC產品應用於通訊系統。今後幾年，SOC將以每年31%的平均速度增長，到2004年將達到13億片。毋庸置疑，SOC將成為市場中越來越耀眼的明星。
5、DSP 和FPGA的融合：
FPGA是現場編程門陣列器件。它和DSP集成在一塊晶元上，可實現寬頻信號處理，大大提高信號處理速度。據報道，Xilinx 公司的Virtex-II FPGA對快速傅立葉變換(FFT)的處理可提高30倍以上。它的晶元中有自由的FPGA可供編程。Xilinx公司開發出一種稱作Turbo卷積編解碼器的高性能內核。設計者可以在FPGA中集成一個或多個Turbo內核，它支持多路大數據流，以滿足第三代(3G)WCDMA無線基站和手機的需要，同時大大節省開發時間，使功能的增加或性能的改善非常容易。因此在無線通信、多媒體等領域將有廣泛應用

⑦ 【求助】如何在DSP中添加現成的函數庫

2# 謝謝，我使用的相機是數字式的相機，利用網口來通訊，我主要是想利用DSP直接從相機中獲取圖像的信息，相機本身已經集成了相關的API函數庫，如當前圖像信息的獲取等，只要直接調用獲取就可以了。這在VC里是可以添加庫後直接調用的，不知道在DSP里是不是也可以這樣添加庫後，再由DSP直接調用相機里的函數呢？

⑧ 簡述音效卡主晶元DSP的功能和作用

DSP晶元，也稱數字信號處理器，是一種具有特殊結構的微處理器。DSP晶元的內部採用程序和數據分開的哈佛結構，具有專門的硬體乘法器，廣泛採用流水線操作，提供特殊的DSP 指令，可以用來快速地實現各種數字信號處理演算法。根據數字信號處理的要求，DSP晶元一般具有如下的一些主要特點：

（1） 在一個指令周期內可完成一次乘法和一次加法。

（2） 程序和數據空間分開，可以同時訪問指令和數據。

（3） 片內具有快速RAM，通常可通過獨立的數據匯流排在兩塊中同時訪問。

（4） 具有低開銷或無開銷循環及跳轉的硬體支持。

（5） 快速的中斷處理和硬體I/O支持。

（6） 具有在單周期內操作的多個硬體地址產生器。

（7） 可以並行執行多個操作。

（8） 支持流水線操作，使取指、解碼和執行等操作可以重疊執行。

與通用微處理器相比，DSP晶元的其他通用功能相對較弱些。

DSP系統的特點

數字信號處理系統是以數字信號處理為基礎，因此具有數字處理的全部特點：

（1） 介面方便。DSP系統與其它以現代數字技術為基礎的系統或設備都是相互兼容，這樣的系統介面以實現某種功能要比模擬系統與這些系統介面要容易的多。

（2） 編程方便。DSP系統種的可編程DSP晶元可使設計人員在開發過程中靈活方便地對軟體進行修改和升級。

（3） 穩定性好。DSP系統以數字處理為基礎，受環境溫度以及雜訊的影響較小，可靠性高。

（4） 精度高。16位數字系統可以達到的精度。

（5） 可重復性好。模擬系統的性能受元器件參數性能變化比較大，而數字系統基本上不受影響，因此數字系統便於測試，調試和大規模生產。

（6） 集成方便。DSP系統中的數字部件有高度的規范性，便於大規模集成。

DSP晶元的應用

自從DSP晶元誕生以來，DSP晶元得到了飛速的發展。DSP晶元高速發展，一方面得益於集成電路的發展，另一方面也得益於巨大的市場。在短短的十多年時間，DSP晶元已經在信號處理、通信、雷達等許多領域得到廣泛的應用。目前，DSP晶元的價格也越來越低，性能價格比日益提高，具有巨大的應用潛力。DSP晶元的應用主要有：

（1） 信號處理--如，數字濾波、自適應濾波、快速傅里葉變換、相關運算、頻譜分析、卷積等。

（2） 通信--如，數據機、自適應均衡、數據加密、數據壓縮、回坡抵消、多路復用、傳真、擴頻通信、糾錯編碼、波形產生等。

（3） 語音--如語音編碼、語音合成、語音識別、語音增強、說話人辨認、說話人確認、語音郵件、語音儲存等。

（4） 圖像/圖形--如二維和三維圖形處理、圖像壓縮與傳輸、圖像增強、動畫、機器人視覺等。

（5） 軍事--如保密通信、雷達處理、聲納處理、導航等。

（6） 儀器儀表--如頻譜分析、函數發生、鎖相環、地震處理等。

（7） 自動控制--如引擎控制、深空、自動駕駛、機器人控制、磁碟控制。

（8） 醫療--如助聽、超聲設備、診斷工具、病人監護等。

（9） 家用電器--如高保真音響、音樂合成、音調控制、玩具與游戲、數字電話/電視等

⑨ 什麼是DSP

dsp
求助編輯網路名片
基於dsp的線路應用數字信號處理(Digital Signal Processing，簡稱DSP)是一門涉及許多學科而又廣泛應用於許多領域的新興學科。20世紀60年代以來，隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生並得到迅速的發展。數字信號處理是一種通過使用數學技巧執行轉換或提取信息，來處理現實信號的方法，這些信號由數字序列表示。在過去的二十多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用。德州儀器、Freescale等半導體廠商在這一領域擁有很強的實力。

目錄

DSP微處理器DSP優點
DSP缺點
DSP典型應用框圖
DSP的開發工具
DSP系統的設計過程
DSP演算法及晶元分類
DSP技術的應用基於DSP的智能視頻監控系統
基於DSP的語音實時變速系統
DSP發展軌跡
DSP未來發展
其他DSP尺寸穩定型聚酯纖維
Windows系統DSP
文件擴展名：DSP
磷酸氫二鈉：DSP
dsp單身派
DSP舞團
DSP預警衛星系統
DSP 腹瀉型貝類毒素
DSP 需求方平台
DSP 戴爾服務提供商DSP微處理器 DSP優點
DSP缺點
DSP典型應用框圖
DSP的開發工具
DSP系統的設計過程
DSP演算法及晶元分類
DSP技術的應用 基於DSP的智能視頻監控系統
基於DSP的語音實時變速系統
DSP發展軌跡
DSP未來發展
其他
DSP尺寸穩定型聚酯纖維 Windows系統DSP 文件擴展名：DSP 磷酸氫二鈉：DSP dsp單身派 DSP舞團 DSP預警衛星系統 DSP 腹瀉型貝類毒素DSP 需求方平台DSP 戴爾服務提供商展開 編輯本段DSP微處理器
DSP（digital signal processor）是一種獨特的微處理器，是以數字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉換為0或1的數字信號。再對數字信號進行修改、刪除、強化，並在其他系統晶元中把數字數據解譯回模擬數據或實際環境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數以千萬條復雜指令程序，遠遠超過通用微處理器，是數字化電子世界中日益重要的電腦晶元。它的強大數據處理能力和高運行速度，是最值得稱道的兩大特色。 DSP微處理器（晶元）一般具有如下主要特點： （1）在一個指令周期內可完成一次乘法和一次加法； （2）程序和數據空間分開，可以同時訪問指令和數據； （3）片內具有快速RAM，通常可通過獨立的數據匯流排在兩塊中同時訪問； （4）具有低開銷或無開銷循環及跳轉的硬體支持； （5）快速的中斷處理和硬體I/O支持； （6）具有在單周期內操作的多個硬體地址產生器； （7）可以並行執行多個操作； （8）支持流水線操作，使取指、解碼和執行等操作可以重疊執行。 當然，與通用微處理器相比，DSP微處理器（晶元）的其他通用功能相對較弱些。
DSP優點
對元件值的容限不敏感，受溫度、環境等外部因素影響小； 容易實現集成；VLSI 可以分時復用，共享處理器； 方便調整處理器的系數實現自適應濾波； 可實現模擬處理不能實現的功能：線性相位、多抽樣率處理、級聯、易於存儲等； 可用於頻率非常低的信號。
DSP缺點
需要模數轉換； 受采樣頻率的限制，處理頻率范圍有限； 數字系統由耗電的有源器件構成，沒有無源設備可靠。 但是其優點遠遠超過缺點。
編輯本段DSP典型應用框圖
如右圖所示
[1]
編輯本段DSP的開發工具
數字信號處理器（DSP）作為一種可編程專用晶元，是數字信號處理理論實用化過程的重要技術工具，在語音處理、圖像處理等技術領域得到了廣泛的應用。但對於演算法設計人員來講，利用匯編語言或C 語言進行DSP 功能開發，具有周期長、效率低的缺點，不利於演算法驗證和產品的快速開發。 由MathWorks 公司和TI 公司聯合開發的DSPMATLAB Link for CCS Development Tools（簡稱CCSLink）是MATLAB6.5 版本（Release13）中增加的一個全新的工具箱，它提供了MATLAB、CCS 和DSP 目標板的介面，利用此工具可以像操作MATLAB變數一樣來操作DSP 器件的存儲器和寄存器，使開發人員在MATLAB 環境下完成對DSP 的操作，從而極大地提高DSP 應用系統的開發進程。 MATLAB 具有強大的分析、計算和可視化功能，利用MATLAB 提供的數十個專業工具箱，可以方便、靈活地實現對自動控制、信號處理、通信系統等的演算法分析和模擬，是演算法設計人員和工程技術人員必不可少的軟體工具。
編輯本段DSP系統的設計過程
DSP系統的設計還沒有非常好的正規設計方法。 在設計DSP系統之前，首先必須根據應用系統的目標確定系統的性能指標、信號處理 的要求，通常可用數據流程圖、數學運算序列、正式的符號或自然語言來描述。第二步是根據系統的要求進行高級語言的模擬。一般來說，為了實現系統的最終目標， 需要對輸入的信號進行適當的處理，而處理方法的不同會導致不同的系統性能，要得到 最佳的系統性能，就必須在這一步確定最佳的處理方法，即數字信號處理的演算法（Algo rithm），因此這一步也稱演算法模擬階段。例如，語音壓縮編碼演算法就是要在確定的壓縮比條件下，獲得最佳的合成語音。演算法模擬所用的輸入數據是實際信號經採集而獲得的，通常以計算機文件的形式存儲為數據文件。如語音壓縮編碼演算法模擬時所用的語音信 號就是實際採集而獲得並存儲為計算機文件形式的語音數據文件。有些演算法模擬時所用的輸入數據並不一定要是實際採集的信號數據，只要能夠驗證演算法的可行性，輸入假設的數據也是可以的。 在完成第二步之後，接下來就可以設計實時DSP系統，實時DSP系統的設計包括硬體設計和軟體設計兩個方面。硬體設計首先要根據系統運算量的大小、對運算精度的要求、系統成本限制以及體積、功耗等要求選擇合適的DSP晶元。然後設計DSP晶元的外圍電路及其他電路。軟體設計和編程主要根據系統要求和所選的DSP晶元編寫相應的DSP匯編程序，若系統運算量不大且有高級語言編譯器支持，也可用高級語言（如C語言）編程。由於現有的高級語言編譯器的效率還比不上手工編寫匯編語言的效率，因此在實際應用系統中常常採用高級語言和匯編語言的混合編程方法，即在演算法運算量大的地方，用手工編寫的方法編寫匯編語言，而運算量不大的地方則採用高級語言。採用這種方法，既可縮短軟體開發的周期，提高程序的可讀性和可移植性，又能滿足系統實時運算的要求。DSP硬體和軟體設計完成後，就需要進行硬體和軟體的調試。軟體的調試一般藉助於DSP開發工具，如軟體模擬器、DSP開發系統或模擬器等。調試DSP演算法時一般採用比較實時結果與模擬結果的方法，如果實時程序和模擬程序的輸入相同，則兩者的輸出應該一致。應用系統的其他軟體可以根據實際情況進行調試。硬體調試一般採用硬體模擬器進行調試，如果沒有相應的硬體模擬器，且硬體系統不是十分復雜，也可以藉助於一般的工具進行調試。 系統的軟體和硬體分別調試完成後，就可以將軟體脫離開發系統而直接在應用系統上運行。當然，DSP系統的開發，特別是軟體開發是一個需要反復進行的過程，雖然通過演算法模擬基本上可以知道實時系統的性能，但實際上模擬環境不可能做到與實時系統環境完全一致，而且將模擬演算法移植到實時系統時必須考慮演算法是否能夠實時運行的問題。如果演算法運算量太大不能在硬體上實時運行，則必須重新修改或簡化演算法。[2]
編輯本段DSP演算法及晶元分類
DSP運算的基本類型是乘法和累加(MAC)運算，對於卷積、相關、濾波和FFT基本上都是這一類運算。這樣的運算可以用通用機來完成，但受到其成本和結構的限制不可能有很高的實時處理能力。 DSP運算的特點是定址操作。數據定址范圍大，結構復雜但很有規律。例如FFT運算，它的蝶形運算相關節點從相鄰兩點直至跨越N/2間隔的地址范圍，每次變更都很有規律，級間按一定規律排列，雖然要運算log2N遍，但每級的地址都可以預測，也就是定址操作很有規律而且可以預測。這就不同於一般的通用機，在通用機中對資料庫的操作，具有很大的隨機性，這種隨機定址方式不是信號處理器的強項。 無論是專用的DSP晶元或通用DSP晶元在結構考慮上都能適應DSP運算的這些特點。而專用晶元在結構上考慮的更加專業化，更為合理，因而有更高的運算速度。 DSP晶元按用途或構成分類可以分為下列幾種類型： 為不同演算法而專門設計的專用晶元：例如用於做卷積/相關並具有橫向濾波器結構，INMOS公司的A100、A110；HARRIS公司的HPS43168；PLESSYGEC公司的PDSP16256等。用於做FFT，Austek公司的A41102，PLESSYGEC公司的PDSP16150等。這些都是為做FIR、IIR、FFT運算而設計的，因而運算速度高，但是具有有限的可編程能力，靈活性差。 為某種目的應用專門設計系統，即ASIC系統。它只涉及一種或一種以上自然類型數據的處理，例如音頻、視頻、語音的壓縮和解壓，調制/解調器等。其內部都是由基本DSP運算單元構建，包括FIR、IIR、FFT、DCT，以及卷積碼的編/解碼器及RS編/解碼器等。其特點是計算復雜而且密集，數據量、運算量都很大。 積木式結構：它是由乘法器、存儲器、控制電路等單元邏輯電路搭接而成，這種結構方式也稱為硬連線邏輯電路。它是一種早期實現方法，具有成本低、速度高等特點，由於是硬連接因而沒有可編程能力。目前主要用於接收機的前端某些高頻操作中。 用FPGA（現場可編程陳列）實現DSP的各種功能。實質上這也是一種硬連接邏輯電路，但由於有現場可編程能力，允許根據需要迅速重新組合基礎邏輯來滿足使用要求，因而更加靈活，而且比通用DSP晶元具有更高的速度。一些大的公司如Xinlinx、Altera也正把FPGA產品擴展到DSP應用中去。 通用可編程DSP晶元：這是目前用得最多的數字信號處理應用器件 片上系統Soc(SystemonChip)，這是數字化應用及微電子技術迅速發展的產物，是下一代基於DSP產品的主要發展方向之一。它把一種應用系統集成在一個晶元上。通常，為滿足系統的性能要求和提高功率效率，會把DSP和MCU的多處理器處理平台集成在一起。圖1是由TI公司推出的開放多媒體應用平台（OMAP），用來支持2.5G和3G應用而設計的處理器體系結構，它支持語音、音頻、圖像和視頻信號處理應用的各種性能。其中關鍵器件有：低功耗的DSP晶元，用來做媒體處理；MCU用來支持應用操作系統及以控制為核心的應用處理；MTC是內存和流量控制器，確保處理器能高效訪問外部存儲區，避免產生瓶頸現象，提高整個平台的處理速度。[3]
編輯本段DSP技術的應用
語音處理：語音編碼、語音合成、語音識別、語音增強、語音郵件、語音儲存等。 圖像/圖形：二維和三維圖形處理、圖像壓縮與傳輸、圖像識別、動畫、機器人視覺、多媒體、電子地圖、圖像增強等。 軍事：保密通信、雷達處理、聲吶處理、導航、全球定位、跳頻電台、搜索和反搜索等。 儀器儀表：頻譜分析、函數發生、數據採集、地震處理等。 自動控制：控制、深空作業、自動駕駛、機器人控制、磁碟控制等。 醫療：助聽、超聲設備、診斷工具、病人監護、心電圖等。 家用電器：數字音響、數字電視、可視電話、音樂合成、音調控制、玩具與游戲等。 生物醫學信號處理舉例： CT機示例
CT：計算機X射線斷層攝影裝置。（其中發明頭顱CT英國EMI公司的豪斯菲爾德獲諾貝爾獎。） CAT：計算機X射線空間重建裝置。出現全身掃描，心臟活動立體圖形，腦腫瘤異物，人體軀干圖像重建。 心電圖分析。
基於DSP的智能視頻監控系統
傳統的視頻監視系統是簡單的非智能閉路電視（CCTV）系統，其缺點十分明顯。這樣的系統或者需要安保人員實時監視畫面以捕捉關鍵事件，或者需要在事後對視頻記錄進行回放並進行人工分析。耗時耗力，成本高而效率低。近幾年，DSP在智能視頻監控系統方面的應用不斷完善，正在逐漸取代傳統的模擬非智能系統。 iSuppli公司2006年的一份分析報告曾指出，IP視頻監控系統市場到2010年將增長近十倍。IP監控的創新技術之一是「智能攝像機」，它擁有強大的數字信號處理器，能探測威脅並觸發自動響應。可見，DSP晶元是智能監控的核心。
基於DSP的語音實時變速系統
在外語多媒體教學中，要求對語速進行快慢控制，以適應不同程度學生的需求。然而，傳統的語音變速產品往往在教師改變語速的同時，也改變了原說話者的語調，不能達到教學的真正目的。因此，語音變速系統應當具備調整語速的同時，還需要保證原說話者語調保持不變的特點。基於DSP（TMS320C5409）的語音實時變速系統能夠任意調整語音語速，達到外語多媒體教學的需求。
編輯本段DSP發展軌跡
DSP產業在約40年的歷程中經歷了三個階段：第一階段，DSP意味著數字信號處理，並作為一個新的理論體系廣為流行。隨著這個時代的成熟，DSP進入了發展的第二階段，在這個階段，DSP代表數字信號處理器，這些DSP器件使我們生活的許多方面都發生了巨大的變化。接下來又催生了第三階段，這是一個賦能（enablement）的時期，我們將看到DSP理論和DSP架構都被嵌入到SoC類產品中。」 第一階段，DSP意味著數字信號處理。80年代開始了第二個階段，DSP從概念走向了產品，TMS32010所實現的出色性能和特性備受業界關注。方進先生在一篇文章中提到，新興的DSP業務同時也承擔著巨大的風險，究竟向哪裡拓展是生死攸關的問題。當設計師努力使DSP處理器每MIPS成本降到了適合於商用的低於10美元范圍時，DSP在軍事、工業和商業應用中不斷獲得成功。到1991年，TI推出價格可與16位微處理器不相上下的DSP晶元，首次實現批量單價低於5美元，但所能提供的性能卻是其5至10倍。到90年代，多家公司躋身DSP領域與TI進行市場競爭。TI首家提供可定製 DSP——cDSP，cDSP 基於內核 DSP的設計可使DSP具有更高的系統集成度，大大加速了產品的上市時間。同時，TI瞄準DSP電子市場上成長速度最快的領域。到90年代中期，這種可編程的DSP器件已廣泛應用於數據通信、海量存儲、語音處理、汽車電子、消費類音頻和視頻產品等等，其中最為輝煌的成就是在數字蜂窩電話中的成功。這時，DSP業務也一躍成為TI最大的業務，這個階段DSP每MIPS的價格已降到10美分到1美元的范圍。21世紀DSP發展進入第三個階段，市場競爭更加激烈，TI及時調整DSP發展戰略全局規劃，並以全面的產品規劃和完善的解決方案，加之全新的開發理念，深化產業化進程。成就這一進展的前提就是DSP每MIPS價格目標已設定為幾個美分或更低。
編輯本段DSP未來發展
1、數字信號處理器的內核結構進一步改善，多通道結構和單指令多重數據（SIMD）、特大指令字組（VLIM）將在新的高性能處理器中將佔主導地位，如Analog Devices的 ADSP-2116x。 ADSP產品
2、DSP 和微處理器的融合： 微處理器是低成本的，主要執行智能定向控制任務的通用處理器能很好執行智能控制任務，但是數字信號處理功能很差。而DSP的功能正好與之相反。在許多應用中均需要同時具有智能控制和數字信號處理兩種功能，如數字蜂窩電話就需要監測和聲音處理功能。因此，把DSP和微處理器結合起來，用單一晶元的處理器實現這兩種功能，將加速個人通信機、智能電話、無線網路產品的開發，同時簡化設計，減小PCB體積，降低功耗和整個系統的成本。例如，有多個處理器的Motorola公司的DSP5665x，有協處理器功能的Massan公司FILU-200，把MCU功能擴展成DSP和MCU功能的TI公司的TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的產品。互聯網和多媒體的應用需要將進一步加速這一融合過程。 3、DSP 和高檔CPU的融合： 大多數高檔GPP如Pentium 和PowerPC都是SIMD指令組的超標量結構，速度很快。LSI Logic 公司的LSI401Z採用高檔CPU的分支預示和動態緩沖技術，結構規范，利於編程，不用擔心指令排隊，使得性能大幅度提高。Intel公司涉足數字信號處理器領域將會加速這種融合。 4、DSP 和SOC的融合： SOC
SOC(System-On-Chip）是指把一個系統集成在一塊晶元上。這個系統包括DSP 和系統介面軟體等。比如Virata公司購買了LSI Logic公司的ZSP400處理器內核使用許可證，將其與系統軟體如USB、10BASET、乙太網、UART、GPIO、HDLC等一起集成在晶元上，應用在xDSL上，得到了很好的經濟效益。因此，SOC晶元近幾年銷售很好，由1998年的1.6億片猛增至1999年的3.45億片。1999年，約39%的SOC產品應用於通訊系統。今後幾年，SOC將以每年31%的平均速度增長，到2004年將達到13億片。毋庸置疑，SOC將成為市場中越來越耀眼的明星。 5、DSP 和FPGA的融合： FPGA是現場編程門陣列器件。它和DSP集成在一塊晶元上，可實現寬頻信號處理，大大提高信號處理速度。據報道，Xilinx公司的Virtex-II FPGA對快速傅立葉變換（FFT）的處理可提高30倍以上。它的晶元中有自由的FPGA可供編程。Xilinx公司開發出一種稱作Turbo卷積編解碼器的高性能內核。設計者可以在FPGA中集成一個或多個Turbo內核，它支持多路大數據流，以滿足第三代（3G)WCDMA無線基站和手機的需要，同時大大 WCDMA無線基站
節省開發時間，使功能的增加或性能的改善非常容易。因此在無線通信、多媒體等領域將有廣泛應用。