可編程計時器電路

㈠ 可編程定時器

按 start->help and support-> ask for asst.

那裡有

㈡ 可編程計數器/定時器8253有哪幾種工作方式

可編程計數器與定時器8253有6種工作方式：(1) 方式0為計數結束產生中斷；(2) 方式1為可編程單穩觸發器；(3) 方式2為分頻器；(4) 方式3為方波頻率發生器；(5) 方式4為軟體觸發選通脈沖；(6) 方式5為硬體觸發選通脈沖。
計數結束產生中斷：當CLK端輸入計數脈沖時，計數器能進行減1計數，減為0時，OUT端可輸出高電平。可利用此高電平向CPU發中斷請求，以實現定時中斷處理。
可編程單穩觸發器：當計數器工作時，利用GATE端輸入的上升沿脈沖使OUT端開始變低電平，並開始作減1計數，若減至0，OUT端變高電平，形成一個單穩負脈沖，可利用此負脈沖作為某一電子應用電路的啟動信號。
分頻器：利用計數器的減1計數功能在OUT輸出端產生一個其正、負脈沖寬度分別為(n-1)與1個輸入脈沖時鍾周期的分頻脈沖信號。
方波頻率發生器：利用計數器的減1計數功能在OUT端產生一個對稱或基本對稱的方波信號。可作為方波頻率發生器使用。
軟體觸發選通脈沖是利用寫入計數初值這個軟體操作來觸發計數器工作的。
硬體觸發選通脈沖是利用GATE端輸入信號來觸發的。

㈢ 計時器電路

數顯式電子時間繼電器，規格眾多、時間可調，運用靈活。

DH48S數顯時間繼電器屬於通電延時型，適用於交流50/60Hz，工作電壓380V及以下或直流工作電壓24V的控制電路中作延時元件，按預定時間接通或分斷電路。
額定電壓：AC380V、220V、127V、110V、36V、24V 50/60Hz：DC24V
動作形式：通電延時
延時范圍：0.01～99.99s、1～99min99s、1～99h99min；
重復誤差：≤1％
觸點數量：延時1轉換
觸點容量：AC250 5A COSΦ=1；DC24V 7A
機械壽命：1000000次
電 壽 命：100000次
安裝方式：面板式。

http://www.zhuo-yi.com/

㈣ 數電課設 可編程計時器的一些問題

先用555做一個秒脈沖，再加到計數晶元74192上，進位數將幾片計數晶元串接起來即可，至於校正模塊，電阻電容並接於電源與地之間，再在電阻與電源之間接一個復位開關，並引出一根線與秒脈沖與非，再加以設計即可

㈤ 可編程定時器的工作原理

可編程定時器是根據時鍾脈沖累積計時的，時鍾脈沖有 1ms、10ms、100ms等不同規格。（定時器的工作過程實際上是對時鍾脈沖計數）因工作需要，定時器除了佔有自己編號的存儲器位外，還佔有一個設定值寄存器（字），一個當前值寄存器（字）。設定值寄存器（字）存儲編程時賦值的計時時間設定值。當前值寄存器記錄計時當前值。這些寄存器為16位二進制存儲器。其最大值乘以定時器的計時單位值即是定時器的最大計時范圍值。定時器滿足計時條件開始計時，當前值寄存器則開始計數，當當前值與設定值相等時定時器動作，起常開觸點接通，常閉觸點斷開，並通過程序作用於控制對象，達到時間控制的目的。定時器相當於繼電器電路中的時間繼電器，可在程序中作延時控制。

㈥ 基於FPGA的可編程定時器/計數器8253的設計與實現

基於FPGA的可編程定時器/計數器8253的設計與實現
摘??? 要：本文介紹了可編程定時器/計數器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數器8253的方法，詳述了其原理和設計思想，並利用Altera公司的FPGA器件ACEX 1K予以實現。
關鍵詞：FPGA；IP；VHDL

引言
在工程上及控制系統中，常常要求有一些實時時鍾，以實現定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數器能對外部事件計數。要實現定時或延時控制，有三種主要方法：軟體定時、不可編程的硬體定時、可編程的硬體定時器。其中可編程定時器電路的定時值及其范圍可以很容易地由軟體來確定和改變，功能較強，使用靈活。Intel的定時器／計數器為可編程定時器PIT，型號為8253，改進型為8254，就是為完成上述功能而設計出來的一種電路。
隨著ASIC的發展，在實際工程中通用的8253PIT晶元表現出如下的不足：1. 計數頻率不夠，8253計數速率最高2MHz，即使是其改進型8254也往往不能滿足一些需要較高計數頻率的工程。2. 8253PIT沒有復位信號，輸出的初始狀態不受控制。針對8253的這些局限性，在實際工程中往往需要重新設計8253，並把8253的部分功能作為一個獨立的IP模塊嵌入到設計中，以實現完成某種特定功能的ASIC。

8253的基本功能和內部結構
主要功能
* 每片內部包含有3個獨立的16位計數通道；
* 每個計數器都可以按照二進制或二—十進制計數；
* 每個計數器的計數速率可高達2MHz；
* 每個計數通道有6種工作方式，可由程序設置和改變;
* 所有的輸入／輸出電平信號都與TTL兼容。
內部結構
8253的內部結構如圖1所示。
1. 數據匯流排緩沖器。這是8253與CPU數據匯流排連接的8位雙向三態緩沖器，CPU通過數據匯流排緩沖器將控制命令字和計數初值寫入8253晶元，或者從8253計數器中讀取當前計數值。
2. 讀／寫邏輯。這是8253內部操作的控制部分。首先有片選信號CS的控制部分，當CS為高時，數據匯流排緩沖器處在三態，系統的數據匯流排脫開，故不能進行編程，也不能進行讀寫操作。其次，由這部分選擇讀寫操作的埠(3個計數器及控制字寄存器)，並控制數據傳送的方向。
3. 控制字寄存器。在8253初始化編程時，由CPU寫入控制字以決定通道的工作方式。此寄存器只能寫入而不能讀出。實際上，8253的3個計數器通道都有各自的控制字寄存器，存放各自的控制字，初始化編程時，這3個控制字分三次共用一個控制埠地址寫入各自的通道．它們是利用最高兩位的狀態不同來區分的。
4. 計數器通道。包括計數器0、計數器1、計數器2。它們的結構完全相同，彼此可以按照不同的方式獨立工作。每個通道包括：一個8位的控制寄存器；一個16位的計數初值寄存器；一個計數執行部件，他是一個16位的減法計數器；一個16位的輸出鎖存器。
每個通道都對輸入脈沖CLK按二進制或二—十進制，從預置值開始減1計數。當預置值減到零時，從OUT輸出端輸出一信號。計數過程中，計數器受到門控信號GATE的控制。

8253的設計
根據8253的內部結構，設計8253主要分為兩大部分：匯流排控制部分和定時／計數部分。
匯流排控制部分設計
這一部分主要完成數據的讀/寫，以及控制字的寫入。用VHDL設計這部分前，應該了解8253的埠選擇(見表1)和控制字(見圖2)。
設計的關鍵在於對8253埠控制字的掌握。寫信號到來時，首先要判斷是控制字還是計數初始值。如果是初始值，其中先寫低位元組，再寫高位元組部分是重點，需要一個信號來判斷寫入的是新數據還是上一數據沒寫完的高位元組部分．其他計數器的讀/寫大同小異。只要對8253的埠控制字了解清楚以及對讀/寫的時序有一定的了解，這一部分的邏輯很容易用VHDL語言描述出來．該進程可對外發出控制信號，表示控制字及數據寫入完畢，可以進行計數器的計數操作了。該控制信號可以作為下面介紹的計數部分的觸發信號。
計數器部分設計
8253有3個獨立的計數器，每個計數器有6種工作模式，完成不同的功能。現以方式4為例介紹VHDL設計，其他的可以在方式4基礎上加以修改。
這種工作方式，當寫入控制字後輸出為高。當寫入計數值後，再過一個時鍾周期，計數執行部件獲得計數初值，並開始減1計數。當計數到0後輸出變低電平，此低電平一直維持一個時鍾周期，然後又自動變為高電平，並一直維持高電平，計數器停止計數。這種方式計數是一次性的，只有輸入新的計數值之後，才能開始新的計數。
下面介紹方式4的設計過程：
CPU寫入控制字後，輸出outs立即復位，方式4中復位後outs為高電平。CPU寫入計數初值的下一個CLK脈沖，計數初值被送到計數執行部件並開始減1計數，又經過N個時鍾周期後才輸出一個負脈沖。當GATE=1時，允許計數，GATE=0時，禁止計數。這樣就實現了方式4基本的軟體觸發功能。
if clk1'event and clk1='0' then ——時鍾脈沖下降沿到來
if gate1='1' then ——門控位為1，允許計數
if ce1>"0000000000000001" then
ce1<=ce1-1;
——減1計數，ce為計數執行部件
elsif ce1="0000000000000001" then
out1<='0'; ——初值減到1時輸出低電平
???? ce1<=ce1-1; ——繼續減1
elsif ce1="0000000000000000" then
out1<='1'; ——初值減到0時輸出高電平
??? end if;
?? elsif gate1='0' then
——門控位為0，禁止計數
??? null;
?? end if;
? end if;
上面的小程序雖不完整但是卻描述出了方式4的軟體觸發基本功能。若在計數過程中改變計數值，新值寫入後的下一個CLK周期時，此計數值被寫入計數執行部件並從新的計數值開始計數．如果寫入的計數值是兩個位元組，那麼寫入第一個位元組時計數不受影響，寫入第二個位元組後的下一個時鍾周期，計數執行部件獲得新值，並從新值開始重新計數，叫做軟體再觸發．軟體再觸發功能只要在上面的程序中加入相應的判斷信號和控制信號即可實現。
完整的8253寫過程流程
實際上完整的8253就是一個擁有多個進程的復雜結構體。讀匯流排過程、寫匯流排過程、每個計數器的6種工作方式都是一個獨立的進程．進程之間是並行的，只要進程的敏感信號發生變化，該進程就被觸發一次，而進程內部是按照時序順序執行的。以寫過程為例，寫匯流排進程本身是靠敏感信號wr和cs來觸發的，無論寫入控制字還是寫入計數初值後，寫匯流排進程都會對外發出信號以表示某個計數器的控制字寫入完畢或者某個計數器的某個工作方式的計數初值已經寫入，可以進行計數了。而這些信號又相應的作為其他進程的敏感信號，進程之間的通信就是依靠這些信號來完成的。這些進程之間都是並發執行的，具體哪個進程被執行取決於控制字。圖3給出了寫過程的流程，讀過程與之類似。

設計結果驗證
本設計開發軟體採用Altera公司的集成開發軟體MAX+PLUS II 10.2完成。並用該公司的ACEX 1K系列FPGA晶元予以驗證。
之所以選用ACEX 1K系列晶元，是因為它是一種低成本高密度的FPGA晶元系列，是首選的中規模器件產品。它具有如下特點：
* ACEX 1K採用查找表(LUT)和EAB(嵌入式陣列塊)相結合的結構，特別適用於實現復雜邏輯功能存儲器功能，例如通信中應用的數字信號處理、多通道數據處理、數據傳遞和微控制等。
* 典型門數為1萬到10萬門，有多達49152位的RAM(每個EAB有4096位RAM)。
* 器件內核採用2.5V電壓，功耗低，能夠提供高達250MHz的雙向I/O功能，完全支持33MHz和66MHz的PCI局部匯流排標准。
* 具有快速連續式、延時可預測的快速通道互連；具有實現快速加法器、計數器、乘法器和比較器等算術功能的專用進位鏈，以及實現高速多扇入邏輯功能的專用級連接。
通過模擬、綜合，並下載到FPGA中進行驗證，本設計可以很好地實現其功能。■

參考文獻
1 曾繁泰，陳美金. VHDL程序設計
2 林明權. VHDL數字控制系統設計範例

㈦ 利用74ls192做60秒倒計時（包括電路圖）

本設計採用555作為振盪電路，由74LSl92、74LS48和七段共陰LED數碼管構成計時電路，具有計時器直接復位、啟動、暫停、連續計時和報警功能。該電路製作、調試簡單，採用普通器件，一裝即成。

一、電路組成

電路由秒脈沖發生器、計數器、解碼器、顯示電路、報警電路和輔助控制電路五部分組成，見右圖。其整機電路如下圖所示，印製板電路如左圖所示。

1.秒脈沖發生器

秒脈沖產生電路由555定時囂和外接元件R1、R2、C構成多諧振盪器。

輸出脈沖的頻率為：

㈧ 計數器和定時器電路Intel 8253-PIT

intel8253是NMOS工藝製成的可編程計數器/定時器，有幾種晶元型號，外形引腳及功能都是兼容的，只是工作的最高計數速率有所差異，例如8253（2.6MHz）,8253-5(5MHz)
8253內部有三個計數器，分別成為計數器0、計數器1和計數器2，他們的機構完全相同。每個計數器的輸入和輸出都決定於設置在控制寄存器中的控制字，互相之間工作完全獨立。每個計數器通過三個引腳和外部聯系，一個為時鍾輸入端CLK，一個為門控信號輸入端GATE，另一個為輸出端OUT。每個計數器內部有一個8位的控制寄存器，還有一個16位的計數初值寄存器CR、一個計數執行部件CE和一個輸出鎖存器OL。
執行部件實際上是一個16位的減法計數器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通過程序設置的。輸出鎖存器的值是通過程序設置的。輸出鎖存器OL用來鎖存計數執行部件CE的內容，從而使CPU可以對此進行讀操作。順便提一下，CR、CE和OL都是16位寄存器，但是也可以作8位寄存器來用。

工作原理
8253具有3個獨立的計數通道，採用減1計數方式。在門控信號有效時，每輸入1個計數脈沖，通道作1次計數操作。當計數脈沖是已知周期的時鍾信號時，計數就成為定時。
一、8253內部結構
8253晶元有24條引腳，封裝在雙列直插式陶瓷管殼內。
1.數據匯流排緩沖器
數據匯流排緩沖器與系統匯流排連接，8位雙向，與CPU交換信息的通道。這是8253與CPU之間的數據介面，它由8位雙向三態緩沖存儲器構成，是CPU與8253之間交換信息的必經之路。
2.讀／寫控制
讀／寫控制分別連接系統的IOR#和IOW#， 由CPU控制著訪問8253的內部通道。接收CPU送入的讀／寫控制信號， 並完成對晶元內部各功能部件的控制功能， 因此， 它實際上是8253晶元內部的控制器。A1A0：埠選擇信號，由CPU輸入。8253內部有3個獨立的通道和一個控制字寄存器， 它們構成8253晶元的4個埠，CPU可對3個通道進行讀／寫操作3對控制字寄存器進行寫操作。 這4個埠地址由最低2位地址碼A1A0來選擇。如表9.3.1所示。
3.通道選擇
(1) CS#——片選信號，由CPU輸入，低電平有效，通常由埠地址的高位地址解碼形成。
(2) RD#、WR#——讀／寫控制命令，由CPU輸入， 低電平有效。RD#效時，CPU讀取由A1A0所選定的通道內計數器的內容。WR#有效時，CPU將計數值寫入各個通道的計數器中， 或者是將方式控制字寫入控制字寄存器中。CPU對8253的讀／寫操作如表9.3.2所示。
4.計數通道0～2
每個計數通道內含1個16位的初值寄存器、減1計數器和1個16位的（輸出）鎖存器。8253內部包含3個功能完全相同的通道，每個通道內部設有一個16位計數器，可進行二進制或十進制（BCD碼）計數。採用二進制計數時， 最大計數值是FFFFH， 採用BCD碼計數時。 最大計數值是9999。與此計數器相對應， 每個通道內設有一個16位計數值鎖存器。必要時可用來鎖存計數值。
當某通道用作計數器時，應將要求計數的次數預置到該通道的計數器中、被計數的事件應以脈沖方式從CLK端輸入， 每輸入一個計數脈沖，計數器內容減「1」，待計數值計到「0」。 OUT端將有輸出。表示計數次數到。當某個通道用作定時器時。 由CLK輸入一定頻率的時鍾脈沖。根據要求定時的時間長短確定所需的計數值。並預置到計數器中，每輸入一個時鍾脈沖，計數器內容減「1」， 待計數值計到「0」。OUT將有輸出，表示定時時間到。允許從CLK輸入的時鍾頻在1～2MHz范圍內。因此，任一通道作計數器用或作定時器用，其內部操作完全相同，區別僅在於前者是由計數脈沖進行減「1」計數。 而後者是內時鍾脈沖進行減「1」計數。作計數器時， 要求計數的次數可直接作為計數器的初值預置到減「1」計數器中。作定時器時， 計數器的初值即定時系數應根據要求定時的時間進行如下運算才能得到：
定時系數＝需要定時的時間／時鍾脈沖周期
①設置通道：向方式控制字寄存器埠寫入方式選擇控制字，用於確定要設置的通道及工作方式；
②計數/定時：向通道寫入計數值，啟動計數操作；
③讀取當前的計數值：向指定通道讀取當前計數器值時，8253將計數器值存入鎖存器，從鎖存器向外提供當前的計數器值，計數器則繼續作計數操作。
④計數到：當計數器減1為0時，通過引腳OUTi向外輸出「到」的脈沖信號。
計數初值輸入存放在初值寄存器中，計數開始或重裝入時被復制到計數器中。
鎖存器在非鎖存狀態，其值隨計數器的變化而變化；一旦鎖存了計數器的當前值，直到鎖存器值被讀取後才能解除鎖存狀態。
5.方式選擇控制字
二、8253的通道工作方式
8253中各通道可有6種可供選擇的工作方式， 以完成定時、計數或脈沖發生器等多種功能。8253的各種工作方式如下：
1.方式0：計數結束則中斷
工作方式0被稱為計數結束中斷方式，它的定時波形如圖9.3.4所示。當任一通道被定義為工作方式0時， OUTi輸出為低電平；若門控信號GATE為高電平，當CPU利用輸出指令向該通道寫入計數值WR#有效時，OUTi仍保持低電平，然後計數器開始減「1」計數， 直到計數值為「0」，此刻OUTi將輸出由低電平向高電平跳變，可用它向CPU發出中斷請求，OUTi端輸出的高電平一直維持到下次再寫入計數值為止。
在工作方式0情況下，門控信號GATE用來控制減「1」計數操作是否進行。當GATE=1時，允許減「1」計數；GATE=0時，禁止減「1」計數； 計數值將保持GATE有效時的數值不變， 待GATE重新有效後，減「1」計數繼續進行。
顯然，利用工作方式0既可完成計數功能， 也可完成定時功能。當用作計數器時，應將要求計數的次數預置到計數器中，將要求計數的事件以脈沖方式從CLKi端輸入， 由它對計數器進行減「1」計數，直到計數值為0，此刻OUTi輸出正跳變， 表示計數次數到。當用作定時器時，應把根據要求定時的時間和CLKi的周期計算出定時系數，預置到計數器中。從CLKi，輸入的應是一定頻率的時鍾脈沖，由它對計數器進行減「1」計數， 定時時間從寫入計數值開始，到計數值計到「0」為止，這時OUTi輸出正跳變，表示定時時間到。
有一點需要說明，任一通道工作在方式0情況下， 計數器初值一次有效，經過一次計數或定時後如果需要繼續完成計數或定時功能，必須重新寫入計數器的初值。
2.方式1：單脈沖發生器
工作方式1被稱作可編程單脈沖發生器，其定義波形如圖9.3.5。進入這種工作方式， CPU裝入計數值n後OUTi輸出高電平， 不管此時的GATE輸入是高電平還是低電平， 都不開始減「1」計數，必須等到GATE由低電平向高電平跳變形成一個上升沿後，計數過程才會開始。與此同時，OUTi輸出由高電平向低電平跳變，形成了輸出單脈沖的前沿，待計數值計到「0」， OUTi輸出由低電平向高電平跳變，形成輸出單脈沖的後沿， 因此，由方式l所能輸出單脈沖的寬度為CLKi周期的n倍。
如果在減「1」計數過程中， GATE由高電平跳變為低電乎，這並不影響計數過程，仍繼續計數；但若重新遇到GATE的上升沿，則從初值開始重新計數， 其效果會使輸出的單脈沖加寬，如教材圖9-22(b)中的第2個單脈沖。
這種工作方式下，計數值也是一次有效，每輸入一次計數值，只產生一個負極性單脈沖。
3.方式2：速率波發生器
工作方式2被稱作速率波發生器，其定時波形如圖9.3.6所示。進入這種工作方式， OUTi輸出高電平，裝入計數值n後如果GATE為高電平，則立即開始計數，OUTi保持為高電平不變； 待計數值減到「1」和「0」之間， OUTi將輸出寬度為一個CLKi周期的負脈沖，計數值為「0」時，自動重新裝入計數初值n，實現循環計數，OUTi將輸出一定頻率的負脈沖序列， 其脈沖寬度固定為一個CLKi周期， 重復周期為CLKi周期的n倍。
如果在減「1」計數過程中，GATE變為無效（輸入0電平），則暫停減「1」計數，待GATE恢復有效後，從初值n開始重新計數。這樣會改變輸出脈沖的速率。
如果在操作過程中要求改變輸出脈沖的速率，CPU可在任何時候，重新寫人新的計數值， 它不會影響正在進行的減「1」計數過程，而是從下一個計數操作用期開始按新的計數值改變輸出脈沖的速率。
4.方式3：方波發生器
工作方式3被稱作方波發生器，其定時波型如圖9.3.7所示。任一通道工作在方式3， 只在計數值n為偶數，則可輸出重復周期為n、占空比為1：1的方波。
進入工作方式3，OUTi輸出低電平， 裝入計數值後，OUTi立即跳變為高電平。如果當GATE為高電平， 則立即開始減「1」計數，OUTi保持為高電平，若n為偶數，則當計數值減到n/2時，OUTi跳變為低電平，一直保持到計數值為「0」，系統才自動重新置入計數值n，實現循環計數。這時OUTi端輸出的周期為n×CLKi周期，占空比為1:1的方波序列； 若n為奇數， 則OUTi端輸出周期為n×CLKi周期，占空比為((n+1)/2)/((n-1)/2)的近似方波序列。
如果在操作過程中， GATE變為無效，則暫停減「1」計數過程，直到GATE再次有效，重新從初值n開始減「l」計數。
如果要求改變輸出方波的速率， 則CPU可在任何時候重新裝入新的計數初值n，並從下一個計數操作周期開始改變輸出方波的速率。
5.方式4：軟體觸發方式計數
工作方式4被稱作軟體觸發方式，其定時波形如圖9.3.8所示。進入工作方式4，OUTi輸出高電平。 裝入計數值n後， 如果GATE為高電平，則立即開始減「1」計數，直到計數值減到「0」為止，OUTi輸出寬度為一個CLKi周期的負脈沖。由軟體裝入的計數值只有一次有效，如果要繼續操作， 必須重新置入計數初值n。如果在操作的過程中，GATE變為無效，則停止減「1」計數， 到GATE再次有效時，重新從初值開始減「1」計數。
顯然，利用這種工作方式可以完成定時功能，定時時間從裝入計數值n開始，則OUTi輸出負脈沖（表示定時時間到），其定時時間＝n×CLK周期。 這種工作方式也可完成計數功能，它要求計數的事件以脈沖的方式從CLKi輸入，將計數次數作為計數初值裝入後，由CLKi端輸入的計數脈沖進行減「1」計數，直到計數值為「0」，由OUTt端輸出負脈沖（表示計數次數到）。 當然也可利用OUTj向CFU發出中斷請求。 因此工作方式4與工作方式0很相似，只是方式0在OUTi端輸出正階躍信號、方式4在OUTi端輸出負脈沖信號。
6.方式5：硬體觸發方式計數
工作方式5被稱為硬體觸發方式，其定時波形如圖9.3.9所示。進入工作方式5， OUTi輸出高電平， 硬體觸發信號由GATE端引入。 因此，開始時GATE應輸入為0， 裝入計數初值n後，減「1」計數並不工作，一定要等到硬體觸發信號由GATE端引入一個正階躍信號，減「1」計數才會開始，待計數值計到「0」， OUTi將輸出負脈沖，其寬度固定為一個CLKi周期，表示定時時間到或計數次數到。
這種工作方式下，當計數值計到「0」後， 系統將自動重新裝入計數值n，但並不開始計數， 一定要等到由GATE端引入的正跳沿，才會開始進行減「1」計數， 因此這是一種完全由GATE端引入的觸發信號控制下的計數或定時功能。如果由CLKi輸入的是一定頻率的時鍾脈沖，那麼可完成定時功能，定時時間從GATE上升沿開始，到OUTi端輸出負脈沖結束。如果從CLKi端輸入的是要求計數的事件，則可完成計數功能，計數過程從GATE上升沿開始，到OUTi輸出負脈沖結束。GATE可由外部電路或控制現場產生，故硬體觸發方式由此而得名。
如果需要改變計數初值， CPU可在任何時候用輸出指令裝入新的計數初值m，它將不影響正在進行的操作過程， 而是到下一個計數操作周期才會按新的計數值進行操作。
從上述各工作方式可看出，GATE作為各通道的門控信號，對於各種不同的工作方式，它所起的作用各不相同。在8253的應用中，必須正確使用GATE信號，才能保證各通道的正常操作。
7.讀取計數器的當前值
⑴直接讀計數器：輸出鎖存器在非鎖存狀態會跟隨計數器計數的變化而變化，直接讀計數器是從鎖存器得到計數器的當前值。但由於計數器處於工作狀態，讀出值不一定能穩定。
⑵先鎖存再讀取：①通過方式選擇控制字對指定通道(SC1、SC0)的計數值鎖入鎖存器(RL1RL0=00)， 鎖存器一旦鎖存了當前計數值，就不再隨計數器變化直到被讀取。②讀計數器通道（有鎖存器）。

㈨ 可編程定時器的可編程定時器使用注意事項

安全注意事項：為了防止損傷或事故的發生，請務必遵守以下事項。
●請在本產品的外部也採取安全措施，使本產品發生故障或因外部原因發生異常時，系統整體也可安全運轉。
●請勿在有可燃性氣體的環境中使用。否則會引起爆炸。
●請勿將本產品投入火中，否則會造成電池及電子部件等的破裂。
●為防止異常發熱及冒煙，應把有關本產品的保證特性及性能的數值設定為低於規定數值後再使用。
●請勿進行解體或改造。否則會引起異常發熱、冒煙。
●通電中請不要觸摸端子。否則會造成觸電。
●請在外部電路中設置緊急停止、聯鎖電路。
●電線和連接器請安全連接。電線與連接器接觸不良時會引起異常發熱及冒煙。
●錫焊時請安全進行。否則接觸不良時，會引起異常發熱及冒煙。
●產品內部請勿進入液體、可燃物、金屬等的異物。否則會引起異常發熱、冒煙。
●請勿在電源通電的狀態下作業。（連接、拆除等）。否則會造成觸電。在安裝、運行、維護保養以及檢查之前，請務必仔細閱讀本手冊並正確使用設備。請充分了解設備的相關知識、安全信息以及其它所有注意事項之後再使用。警告當發生錯誤操作時，會出現使用者死亡或重傷的危險狀態注意當發生錯誤操作時，會出現使用者受傷或物品損害的危險狀態。

㈩ cd4029等構成的可編程定時器電路課程設計

唉，只找到了一個用4059弄的圖...