cpld編程軟體

『壹』 CPLD和FPGA的編程和配置有哪些方式

對CPLD/FPGA晶元進行編程配置的方式有多種
1、按使用計算機的通訊介面劃分，有：
（1）串口下載（BitBlaster或MasterBlaster）、
（2）並口下載（ByteBlaster）、
（3）USB介面下載(MasterBlaster或APU)等方式。

2、若按使用的CPLD/FPGA器件劃分，有：
1）CPLD編程（適用於片內編程元件為EPROM、E2PROM 和快閃記憶體的器件）；
2）FPGA下載（適用於片內編程元件為SDRAM的器件）

3、按CPLD/FPGA器件在編程下載過程中的狀態劃分,有:
1）主動配置方式。
在這種配置方式下,由CPLD器件引導配置操作的過程並控制著外部存貯器和初始化過程；
2）被動配置方式。
在這種配置方式下,由外部CPU或控制器（如單片機）控制配置的過程。
CPLD/FPGA器件按照正常使用和下載的不同過程其工作狀態分為三種：
1、用戶狀態(User mode)
即電路中CPLD器件正常工作時的狀態；
2、配置狀態(Configuration mode )
指將編程數據裝入CPLD/FPGA器件的過程，也可稱之為下載狀態；
3、初始化狀態(Initialization)
此時CPLD/FPGA器件內部的各類寄存器復位，
讓I／O引腳為使器件正常工作作好准備。
ALTERA公司的開發系統MAX+PLUSⅡ可以生成多種格式的編程數據文件。對於不同系列器件, 所能生成的編程/配置文件類型有所不同, 但大致可有下面幾種類型:

①SRAM Object格式（.sof）:
SOF格式文件用於FLEX器件的Bit Blaster或Byteblaster被動配置方式。
MAX+PLUS II編譯綜合工具會在編譯綜合過程中自動為FLEX系列器件生成SOF數據格式文件, 其它數據格式均可由該種格式轉化而成。

②Programming Object格式（.pof）:
POF格式文件用於對MAX系列器件編程配置, 也可以用於對採用EPROM配置方式的FLEX器件進行配置。POF文件也是由MAX+PLUS II軟體在編譯綜合過程中自動產生。

③十六進制格式（.hex）:
HEX格式文件是使用第三方編程硬體對並行EPROM編程的數據文件，從而可以將並行EPROM作為數據源, 用微處理器對FLEX器件進行被動串列同步（PS）配置或被動串列非同步（PSA）配置。

④ASCII碼文本格式（.ttf）:
TTF格式文件適用於被動串列同步（PS）配置和被動串列非同步（PSA）配置類型, 它在配置數據之間以逗號分隔。

編程一般會用：Verilog和VHDL兩種來完成，也用用電路直接搭的，那種比較高端，需要很豐富的設計經驗，和對數字電路的了解

『貳』 怎樣學習CPLD

學習CPLD可以分為幾個方面：1、軟返灶件相如quartusⅡ 2、語言 Verilog HDL接近C語言更加形象易學（本人漏兄扮觀點）3、數電基礎 4、然後再有一個學習板就可以開始做實驗了。
書籍建議：《Altera FPGA/CPLD 設計》（基礎篇）
《Verilog 數字系塵哪統設計教程》夏宇聞編
電子技術基礎（數字部分）第五版

『叄』 誰知道CPLD是幹嘛的和單片機有什麼區別

CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標文件，通過下載電纜（「在系統」編程）將代碼傳送到目標晶元中，實現設計的數字系統。
CPLD主要是由可編程邏輯宏單元(MC，Macro Cell)圍繞中心的可編程互連矩陣單元組成。
廣泛應用於產品的原型設計和產品生產(一般在10,000件以下)之中。幾乎所有應用中小規模通用數字集成電路的場合均可應用CPLD器件。
單片機廣泛應用於儀器儀表、家用電器、醫用設備、航空航天、專用設備的智能化管理及過程式控制制等領域。

『肆』 PLD CPLD 以及FPGA可以多次重復擦寫嗎如果能是用什麼軟體或則其他的什麼方法實現的呢

可以擦寫呀，你要看看是那家公司出的晶元，都是有相應的開發軟體的，使用JTAG介面來實現從新燒寫的

『伍』 請教一個CPLD/FPGA的問題，我這里有altera公司的EPM7064,想用它開發項目，請問我需要安裝什麼軟體和語言

需要安裝Quartus II 軟體,可族旦以去官網下載唯岩;
硬體描述語言有VHDL和verilog,建兆山擾議學習verilog(類似於C語言).

『陸』 電氣方面會用到哪些模擬軟體或工具(電路模擬用什麼軟體)

1.pspice，是針對電力電子方面的，即做高頻開關電源的，它是器件級別的模擬，很細致，對察銀緩參數設計的精確性要求也比較高。

2.matlab，針對控制，新能源，強電，電機等方面，它的功能強大，不只是電氣電路模擬，還包括數學建模，分析等等。電氣的人一般用到裡面的Simulink。在simulink里又一般用到其中的Simulink和這兩個子模塊。

3.powersim，有些學校也在用這種軟體模擬，這個介於pspice和powersim之間。

還有一些邏輯控制編程軟體，如MAXPlus2（FPGA、CPLD）等等。

(6)cpld編程軟體擴展閱讀：

如今PLECS被全球眾多知名公司的研發工程師譽為「全球最專業的系統級電力電子電路模擬軟體」。PleximGmbH公司打破了傳統意義上的軟體開發戰略，八年來，該公司採集全球超過40多個國家的PLECS用戶的反饋，對PLECS進行定期升級，更多符合電力電子研發工作人員使用的新功能，使得PLECS越來越多的受到使用者的青睞。

如今的PLECS，已經擁有PLECSBlockset（嵌套版本搏運）(PLECS作為在MATLAB/Simulink運行環境下的一款高速電力敗模電子模擬工具)和PLECSStandalone版本（獨立版本）兩個版本。版本也由2002年的1.0.1升級至如今的3.2.4。

『柒』 CPLD通過什麼方法實現內部電路，是否是通過編程語言來實現電路的硬體化

CPLD內部是若干個與非門陣列（少的有幾百個，多的可以有幾萬個與非門），通過編程器將一定的指令寫入，改變陣列中的熔絲（在CPLD中起纖睜到類似電路中導線的作用）的連接規律，組成特定功能的電路。
編程語言只是用戶的操作畝沒界面，然後由編程軟體將其編譯成機器能看到懂的毀耐歲機器語言，再進行燒寫。

『捌』 cpld是什麼意思

CPLD（Complex Programmable Logic Device）是Complex PLD的蘆尺簡稱，一種較PLD為復雜的邏輯元件。CPLD是一陪毀高種用戶根據各自需要而自行構造邏輯功能的數字集成電路。

其基本設計方法是藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標文件，通過下載電纜（「在系統」編程）將代碼傳送到目標晶元中，實現設計的數字系統。

器件特點

它具有編程靈活、集成度高、設計開發周期短、適余橘用范圍寬、開發工具先進、設計製造成本低、對設計者的硬體經驗要求低、標准產品無需測試、保密性強、價格大眾化等特點，可實現較大規模的電路設計，因此被廣泛應用於產品的原型設計和產品生產（一般在10000件以下）之中。

幾乎所有應用中小規模通用數字集成電路的場合均可應用CPLD器件。CPLD器件已成為電子產品不可缺少的組成部分，它的設計和應用成為電子工程師必備的一種技能。

CPLD是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是藉助集成開發軟體平台，用原理圖、硬體描述語言等方法，生成相應的目標文件，通過下載電纜（「在系統」編程）將代碼傳送到目標晶元中，實現設計的數字系統。

『玖』 簡述基於eda軟體的fpga/cpld設計流程主要包括哪幾個步驟

1、功能定義/器件選型

一般都採用自頂向下的設計方法，把系統分成若干個基本單元，然後再把每個基本單元劃分為下一層次的基本單元，一直這樣做下去，直到可以直接使用EDA元件庫為止。

2、設計輸入

設計輸入是將所設計的系統或電路以開發軟體要求的某種形式表示出來，並輸入給EDA工具的過程。常用的方法有硬體描述語言(HDL)和原理圖輸入方法等。原理圖輸入方式是一種最直接的描述方式，在可編程晶元發展的早期應用比較廣泛，它將所需的器件從元件庫中調出來，畫出原理圖。

3、功能模擬

功能模擬也稱為前模擬是在編譯之前對用戶所設計的電路進行邏輯功能驗證，此時的模擬沒有延遲信息，僅對初步的功能進行檢測。

4、綜合優化

所謂綜合就是將較高級抽象層次的描述轉化成較低層次的描述。綜合優化根據目標與要求優化所生成的邏輯連接，使層次設計平面化，供FPGA布局布線軟體進行實現。

5、綜合後模擬

綜合後模擬檢查綜合結果是否和原設計一致。在模擬時，把綜合生成的標准延時文件反標注到綜合模擬模型中去，可估計門延時帶來的影響。但這一步驟不能估計線延時，因此和布線後的實際情況還有一定的差距，並不十分准確。

6、實現與布局布線

布局布線可理解為利用實現工具把邏輯映射到目標器件結構的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能鏈接的布線通道進行連線，並產生相應文件(如配置文件與相關報告)，實現是將綜合生成的邏輯網表配置到具體的FPGA晶元上，布局布線是其中最重要的過程。

7、時序模擬

時序模擬，也稱為後模擬，是指將布局布線的延時信息反標注到設計網表中來檢測有無時序違規(即不滿足時序約束條件或器件固有的時序規則，如建立時間、保持時間等)現象。時序模擬包含的延遲信息最全，也最精確，能較好地反映晶元的實際工作情況。

8、板級模擬與驗證

板級模擬主要應用於高速電路設計中，對高速系統的信號完整性、電磁干擾等特徵進行分析，一般都以第三方工具進行模擬和驗證。

9、晶元編程與調試

設計的最後一步就是晶元編程與調試。晶元編程是指產生使用的數據文件(位數據流文件，Bitstream Generation)，然後將編程數據下載到FPGA晶元中。其中，晶元編程需要滿足一定的條件，如編程電壓、編程時序和編程演算法等方面。

『拾』 CPLD支持什麼在線調試工具

一、實驗目的

1. 熟悉CPLD的開發軟體的基本使用。
2. 掌握CPLD邏輯電路設計方法。
3. 會用邏輯分析儀進行數字電路的測試分析。

二、實驗任務和內容

1. 在CPLD中設計一個多位計數器電路，設計要求為：
（1）6位十進制加法/減法計數器，運行過程中可改變加法或減法；
（2）輸入計數信號頻率最高1MHz，信號電平為0～5V的脈沖信號。
（3）6位數碼管動態掃描顯示，顯示亮度均勻，不閃爍。
（4）有手動清零按鍵。
2．對設計的電路進行軟體模擬
3．計數器電路的CPLD下載、實驗調試。
4．使御歷用虛擬邏輯分析儀進行調試和測試

三、實驗器材
1. 1.SJ-8002B電子測量實驗箱 1台
2．計算機(具有運行windows2000和圖形化控制項的能力 1台
3．函數發生器 1台
4. SJ-7002 CPLD實驗板 1塊
5 . 短接線若干

四、實驗原理
4.1 CPLD介紹

可編程邏輯器(PLD)是70年代發展起來的一種劃時代的新型邏輯器件，一般來說，PLD器件是由用戶配置以完成某種邏輯功能的電路。80年代末，美國ALTERA和XILINX公司採用E2CMOS工藝，分別推出大規模和超大規模的復雜可編程邏輯器件(CPLD)和現場可編程邏輯門陣列器件(FPGA)，這種晶元在達到高度集成度的同時，所具有的應用靈活性和多組態功能是以往的LSI/VLSI電路無法比擬的。到90年代，CPLD/FPGA發展更為迅速，不僅具有電擦除特性，而且出現了邊緣掃描及在線編程等高級特性。另外，外圍I/O模塊擴大了在系統中的應用范圍和擴展性。較常用的有XILIN X公司的EPLD和ALTERA及LATTICE公司的CPLD。
CPLD/FPGA的設計開發採用功能強大的EDA工具，通過符合國際標準的硬體描述語言(如VHDL或VERILOG-HDL)來進行電子系統差陵設計和產品開發，開發工具的通用性，設計語言的標准化鎮慶搜以及設計過程幾乎與所用的CPLD/FPGA器件的硬體結構沒有關系，所以設計成功的邏輯功能軟體有很好的兼容性和可移植性，開發周期短；易學易用，開發便捷。
盡管CPLD、FPGA以及其它類型的PLD器件的結構各有其特點和長處，但是概括起來它們都是由三大部分組成的：（1）一個二維的邏輯塊陣列，構成器件的邏輯組成核心；（2）輸入/輸出塊（3）連接邏輯塊的互聯資源，連線資源由各種長度的線段組成，也包括用於連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關。
本CPLD實驗電路板選用ALTERA公司的EPM7128SLC84器件，EPM7128SLC84的特點為：84引腳Pin，內部有128個宏單元、2500個等效邏輯門、15ns的速度、PLCC84封裝形式。除電源引腳、地線引腳、全局控制引腳和JTAG引腳外，共提供了64個可用I/O腳，這些引腳可以任意配置為輸入、輸出和雙向方式。