可編程濾波器晶元

⑴ 詢問一款可以做-3d截止頻率是10Mhz低通濾波器的可編程濾波晶元。。。急急急啊，謝謝~

LM324是不行的，對小信號輸入波形性對好點，你這電路應該是用來做DDS的，濾波器有幾V的輸入時波形會有失真點，而且帶寬也就1MHz。如果你的濾波器沒有增益的話，可用NE5532，帶有增益的話可用LM318（15MHz）或更高帶寬的，如MC33282，OP37等

⑵ cc2430是單片機嗎

CC2430是單片機。
一、CC2430概述：
CC2430單片機是TI公司（德州儀器）生產的一款專用於IEEE 802.15.4和Zigbee協議通信的片上系統解決方案。其RF內核是基於工業領先的射頻通信晶元CC2420。在單個晶元上集成了CPU、存儲器、常用片內外設和RF射頻單元。它具有1個8 位CPU（8051），主頻達32MHZ，具有最大128 KB可編程FLASH和8KB的SRAM，片內外設非常豐富，主要包括1個5通道8位至14位可編程ADC轉換器、4個定時器（其中包括一個MAC定時器）、2個USART，1個DMA控制器、1個AES128 協同處理器、1個看門狗定時器、1個內部穩壓器、21個可編程I/O 引腳，可配置為通用I/O，也可配置為外設專用引腳。CC2430 晶元採用0.18μm CMOS工藝生產，在接收和發射模式下，電流損耗分別低於27mA和25mA。具有3種休眠模式,從休眠模式轉換到正常模式僅需54us，特別適合要求電池長期供電的應用場合。
二、CC2430的主要特點：
1)高性能和低功耗的8051微控制器核。
2)集成符合IEEE802.15.4標準的2.4 GHz的RF無線電收發機。
3)優良的無線接收靈敏度和強大的抗干擾性。
4) 32，64，128KB在線系統可編程FLASH。
5) 多通道DMA控制器。
6) 非常少的外部組件。
7) 低電流功耗（運行在32MHZ時，RX：27mA，TX：25mA）。
8) 在休眠模式時僅0.9 μA 的電流功耗，外部的中斷或RTC 能喚醒系統。
9) 在待機模式時少於0.6μA 的流耗，外部的中斷能喚醒系統。
10) 從低功耗到正常工作模式需要的時間極少。
11) 硬體支持CSMA/CA 功能。
12) 較寬的電壓范圍（2.0～3.6 V）。
13) 支持數字RSSI/LQI指示。
14) 具有電池監測和溫度感測器。
15) 8通道8～14 位模數轉換的ADC。
16) 集成 AES 安全協處理器。
17) 帶有 2 個強大的支持多組串列協議的USART
18) 1個符合IEEE 802.15.4 規范的MAC定時器，1個16 位定時器和2個8 位定時器。
19) 21個通用I／O引腳，其中有2個具有20mA灌電流和拉電流能力。
20) 靈活功能強大的的開發環境。
三、CC2430 晶元的引腳功能
CC2430 晶元採用7 mm×7mm QLP封裝，共有48個引腳。全部引腳可分為I/O 埠線引腳、電源線引腳和控制線引腳三類。
1、I/O埠線引腳功能
CC2430有21個可編程的I/O口引腳，P0、P1埠是全的8 位的，P2 埠只有5 個引腳。通過軟體配置相關SFR特殊功能寄存器，可使引腳作為通用輸入輸出引腳、片內外設使用引腳或外部中斷使用引腳。I/O口關鍵特性如下：
1)可設置為通用I/O 口，也可設置為片內外設使用的I/O口。
2)在輸入時，可設置為上拉、下拉或三態狀態。
3)全部21個I/O引腳都具有響應外部的中斷能力，中斷可以用來喚醒休眠。
1～6 腳（P1_2～P1_7）：具有4mA輸出驅動能力。
8，9 腳（P1_0，P1_1）：具有20mA的驅動能力。
11～18腳（P0_0 ～P0_7）：具有4mA輸出驅動能力。
43，44，45，46，48 腳（P2_4，P2_3，P2_2，P2_1，P2_0）：具有4mA輸出驅動能力。
2、電源線引腳功能
7 腳（DVDD）:為 I/O提供2.0～3.6V工作電壓。
20 腳（AVDD_SOC）:為模擬電路連接2.0～3.6V的電壓。
23 腳（AVDD_RREG）:為模擬電路連接2.0～3.6V的電壓。
24 腳（RREG_OUT）：為25，27～31,35～40引腳埠提供1.8V的穩定電壓。
25 腳 (AVDD_IF1 ):為接收器波段濾波器、模擬測試模塊和VGA 的第一部分電路提供1.8
V電壓。
27 腳（AVDD_CHP）:為環狀濾波器的第一部分電路和充電泵提供1.8V電壓。
28 腳（VCO_GUARD）:VCO屏蔽電路的報警連接埠。
29 腳（AVDD_VCO）:為VCO和PLL環濾波器最後部分電路提供1.8V電壓。
30 腳（AVDD_PRE）:為預定標器、Div-2 和LO緩沖器提供1.8V的電壓。
31 腳（AVDD_RF1）:為LNA、前置偏置電路和PA 提供1.8V的電壓。
33 腳（TXRX_SWITCH）:為PA提供調整電壓。
35 腳（AVDD_SW） :為LNA/PA交換電路提供1.8V電壓。
36 腳（AVDD_RF2）:為接收和發射混頻器提供1.8V電壓。
37 腳（AVDD_IF2）:為低通濾波器和VGA 的最後部分電路提供1.8V電壓。
38 腳（AVDD_ADC）:為ADC和DAC的模擬電路部分提供1.8V電壓。
39 腳（DVDD_ADC）:為ADC的數字電路部分提供1.8 V電壓。
40 腳（AVDD_DGUARD）:為隔離數字雜訊電路連接電壓。
41 腳（AVDD_DREG）:向電壓調節器核心提供2.0～3.6V電壓。
42 腳（DCOUPL）: 提供1.8 V 的去耦電壓，此電壓不為外電路所使用。
47 腳（DVDD）: 為I/O 埠提供2.0～3.6V的電壓。
3、控制線引腳功能
10 腳（RESET_N）:復位引腳，低電平有效。
19 腳（XOSC_Q2）:32 MHz的晶振引腳2。
21 腳（XOSC_Q1）:32 MHz的晶振引腳1，或外部時鍾輸入引腳。
22 腳（RBIAS1）:為參考電流提供精確的偏置電阻。
26 腳（RBIAS2）:提供精確電阻，43 kΩ，±1%。
32 腳（RF_P）:在RX 期間向LNA 輸入正向射頻信號,在TX 期間接收來自PA 的輸入正向
射頻信號。
34 腳（RF_N）:在RX 期間向LNA 輸入負向射頻信號；在TX 期間接收來自PA 的輸入負向
射頻信號。
43 腳 (P2_4/XOSC_Q2): 32.768 kHz XOSC的2.3埠。
44 腳 (P2_4/XOSC_Q1): 32.768 kHz XOSC的2.4埠。

⑶ 數字濾波器的概述

數字濾波器對信號濾波的方法是：用數字計算機對數字信號進行處理，處理就是按照預先編制的程序進行計算。數字濾波器的原理如圖所示，它的核心是數字信號處理器。

如果採用通用的計算機，隨時編寫程序就能進行信號處理的工作，但處理的速度較慢。如果採用專用的計算機晶元，它是按運算方法製成的集成電路，連接信號就能進行處理工作，處理的速度飛快，但功能不易更改。如果採用可編程的計算機晶元，那麼，裝入什麼程序機器就能具有什麼功能。這種可編程晶元的優點很多，是現代電子產品的首選。如果是對模擬信號進行處理，則需要添加模數轉換器和數模轉換器。
參考《數字信號處理》楊毅明著p.183-184，機械工業出版社2012年發行。
數字濾波器是按照程序計算信號，達到濾波的目的。通過對數字濾波器的存儲器編寫程序，就可以實現各種濾波功能。對數字濾波器來說，增加功能就是增加程序，不用增加元件，不受元件誤差的影響，對低頻信號的處理也不用增加晶元的體積。用數字濾波方法可以擺脫模擬濾波器被元件限制的困擾。
數字濾波器一詞出現在60年代中期。由於電子計算機技術和大規模集成電路的發展，數字濾波器已可用計算機軟體實現，也可用大規模集成數字硬體實時實現。
數字濾波器是一個離散時間系統（按預定的演算法，將輸入離散時間信號(對應數字頻率)轉換為所要求的輸出離散時間信號的特定功能裝置）。應用數字濾波器處理模擬信號（對應模擬頻率）時，首先須對輸入模擬信號進行限帶、抽樣和模數轉換。數字濾波器輸入信號的數字頻率（2π*f/fs,f為模擬信號的頻率，fs為采樣頻率，注意區別於模擬頻率),按照奈奎斯特抽樣定理，要使抽樣信號的頻譜不產生重疊，應小於折疊頻率（ws/2=π)，其頻率響應具有以2π為間隔的周期重復特性，且以折疊頻率即ω=π點對稱。為得到模擬信號，數字濾波器處理的輸出數字信號須經數模轉換、平滑。數字濾波器具有高精度、高可靠性、可程式控制改變特性或復用、便於集成等優點。數字濾波器在語言信號處理、圖像信號處理、醫學生物信號處理以及其他應用領域都得到了廣泛應用。
數字濾波器有低通、高通、帶通、帶阻和全通等類型。它可以是時不變的或時變的、因果的或非因果的、線性的或非線性的。應用最廣的是線性、時不變數字濾波器，以及f.i.r濾波器。