為什麼伺服器都用cpld

㈠ 如何測試伺服器的CPLD

CPLD即復雜可編程邏輯器件,是從PAL和GAL器件發展出來的器件,相對而言規模大,結構復雜,屬於大規模集成電路范圍。是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。

其基本設計方法是藉助集成開發軟體平台,用原理圖、硬體描述語言等方法,生成相應的目標

㈡ 為什麼要用dsp加cpld控制開關

CPLD和FPGA在使用上基本沒有區別，只是工藝不同，有的需要外設存儲器來存儲控製程序。可實現多種功能，既可做運算，又可做控制。 而DSP主要用做運算處理，一般不用DSP做控制用。 一般FPGA和DSP會配合使用。

㈢ 請問VHDL語言都可以給CPLD和FPGA編程么，CPLD和FPGA哪個用的廣

都可以
還要與器件配套的開發軟體結合

細內容:FPGA與CPLD的區別

FPGA與CPLD的區別
系統的比較,與大家共享：
盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由於CPLD和FPGA結構上的差異,具有各自的特點:
①CPLD更適合完成各種演算法和組合邏輯,FP GA更適合於完成時序邏輯。換句話說,FPGA更適合於觸發器豐富的結構,而CPLD更適合於觸發器有限而乘積項豐富的結構。
②CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。

③在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程,FPGA主要通過改變內部連線的布線來編程;FP GA可在邏輯門下編程,而CPLD是在邏輯塊下編程。

④FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現。

⑤CPLD比FPGA使用起來更方便。CPLD的編程採用E2PROM或FASTFLASH技術,無需外部存儲器晶元,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。

⑥CPLD的速度比FPGA快,並且具有較大的時間可預測性。這是由於FPGA是門級編程,並且CLB之間採用分布式互聯,而CPLD是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。

⑦在編程方式上,CPLD主要是基於E2PROM或FLASH存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統編程兩類。FPGA大部分是基於SRAM編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入SRAM中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。

⑧CPLD保密性好,FPGA保密性差。

⑨一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。

隨著復雜可編程邏輯器件(CPLD)密度的提高,數字器件設計人員在進行大型設計時,既靈活又容易,而且產品可以很快進入市場。許多設計人員已經感受到CPLD容易使用、時序可預測和速度高等優點,然而,在過去由於受到CPLD密度的限制,他們只好轉向FPGA和ASIC。現在,設計人員可以體會到密度高達數十萬門的CPLD所帶來的好處。
CPLD結構在一個邏輯路徑上採用1至16個乘積項,因而大型復雜設計的運行速度可以預測。因此,原有設計的運行可以預測,也很可靠,而且修改設計也很容易。CPLD在本質上很靈活、時序簡單、路由性能極好,用戶可以改變他們的設計同時保持引腳輸出不變。與FPGA相比,CPLD的I/O更多,尺寸更小。

如今,通信系統使用很多標准,必須根據客戶的需要配置設備以支持不同的標准。CPLD可讓設備做出相應的調整以支持多種協議,並隨著標准和協議的演變而改變功能。這為系統設計人員帶來很大的方便,因為在標准尚未完全成熟之前他們就可以著手進行硬體設計,然後再修改代碼以滿足最終標準的要求。CPLD的速度和延遲特性比純軟體方案更好,它的NRE費用低於ASIC,更靈活,產品也可以更快入市。CPLD可編程方案的優點如下：
●邏輯和存儲器資源豐富(Cypress Delta39K200的RAM超過480 Kb)
●帶冗餘路由資源的靈活時序模型
●改變引腳輸出很靈活
●可以裝在系統上後重新編程
●I/O數目多
●具有可保證性能的集成存儲器控制邏輯
●提供單片CPLD和可編程PHY方案
由於有這些優點,設計建模成本低,可在設計過程的任一階段添加設計或改變引腳輸出,可以很快上市

CPLD的結構
CPLD是屬於粗粒結構的可編程邏輯器件。它具有豐富的邏輯資源(即邏輯門與寄存器的比例高)和高度靈活的路由資源。CPLD的路由是連接在一起的,而FPGA的路由是分割開的。FPGA可能更靈活,但包括很多跳線,因此速度較CPLD慢。
CPLD以群陣列（array of clusters）的形式排列,由水平和垂直路由通道連接起來。這些路由通道把信號送到器件的引腳上或者傳進來,並且把CPLD內部的邏輯群連接起來。

CPLD之所以稱作粗粒,是因為,與路由數量相比,邏輯群要大得到。CPLD的邏輯群比FPGA的基本單元大得多,因此FPGA是細粒的。

CPLD的功能塊
CPLD最基本的單元是宏單元。一個宏單元包含一個寄存器(使用多達16個乘積項作為其輸入)及其它有用特性。
因為每個宏單元用了16個乘積項,因此設計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何CPLD被認為是「邏輯豐富」型的。

宏單元以邏輯模塊的形式排列(LB),每個邏輯模塊由16個宏單元組成。宏單元執行一個AND操作,然後一個OR操作以實現組合邏輯。

每個邏輯群有8個邏輯模塊,所有邏輯群都連接到同一個可編程互聯矩陣。
每個群還包含兩個單埠邏輯群存儲器模塊和一個多埠通道存儲器模塊。前者每模塊有8,192b存儲器,後者包含4,096b專用通信存儲器且可配置為單埠、多埠或帶專用控制邏輯的FIFO。

CPLD有什麽好處？
I/O數量多
CPLD的好處之一是在給定的器件密度上可提供更多的I/O數,有時甚至高達70%。
時序模型簡單
CPLD優於其它可編程結構之處在於它具有簡單且可預測的時序模型。這種簡單的時序模型主要應歸功於CPLD的粗粒度特性。
CPLD可在給定的時間內提供較寬的相等狀態,而與路由無關。這一能力是設計成功的關鍵,不但可加速初始設計工作,而且可加快設計調試過程。

粗粒CPLD結構的優點
CPLD是粗粒結構,這意味著進出器件的路徑經過較少的開關,相應地延遲也小。因此,與等效的FPGA相比,CPLD可工作在更高的頻率,具有更好的性能。
CPLD的另一個好處是其軟體編譯快,因為其易於路由的結構使得布放設計任務更加容易執行。

細粒FPGA結構的優點
FPGA是細粒結構,這意味著每個單元間存在細粒延遲。如果將少量的邏輯緊密排列在一起,FPGA的速度相當快。然而,隨著設計密度的增加,信號不得不通過許多開關,路由延遲也快速增加,從而削弱了整體性能。CPLD的粗粒結構卻能很好地適應這一設計布局的改變。

靈活的輸出引腳
CPLD的粗粒結構和時序特性可預測,因此設計人員在設計流程的後期仍可以改變輸出引腳,而時序仍保持不變。

為什麼CPLD和FPGA需要不同的邏輯設計技巧？
FPGA是細粒器件,其基本單元和路由結構都比CPLD的小。FPGA是「寄存器豐富」型的(即其寄存器與邏輯門的比例高),而CPLD正好相反,它是「邏輯豐富」型的。

很多設計人員偏愛CPLD是因為它簡單易用和高速的優點。CPLD更適合邏輯密集型應用,如狀態機和地址解碼器邏輯等。而FPGA則更適用於CPU和DSP等寄存器密集型設計。

新的CPLD封裝
CPLD有多種密度和封裝類型,包括單晶元自引導方案。自引導方案在單個封裝內集成了FLASH存儲器和CPLD,無須外部引導單元,從而可降低設計復雜性並節省板空間。在給定的封裝尺寸內,有更高的器件密度共享引腳輸出。這就為設計人員提供了「放大」設計的便利,而無須更改板上的引腳輸出。

CPLD的功耗
與同樣密度的FPGA相比,CPLD的待機功耗更低。

CPLD FPGA （待機電流（在Vcc 為1.8V時））
50K 300μA 200mA
100K 600μA 200mA
200K 1.25mA 300mA

CPLD特別適合那些要求低功耗和低溫度的電池供電應用,像手持設備。

許多設計人員都熟悉傳統的PLD,並喜歡這種結構所固有的靈活性和易用性。CPLD為ASIC和FPGA設計人員提供了一種很好的替代方案,可讓他們以更簡單、方便易用的結構實現其設計。CPLD現已達到數十萬門的密度,並可提供當今通信設計所需的高性能。大於50萬門的設計仍需ASIC和FPGA,但對於小型設計,CPLD不失為一個高性價比的替代方案。

FPGA採用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念,內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。FPGA的基本特點主要有：
1）採用FPGA設計ASIC電路,用戶不需要投片生產,就能得到合用的晶元。 ——2）FPGA可做其它全定製或半定製ASIC電路的中試樣片。
3）FPGA內部有豐富的觸發器和I／O

㈣ 為什麼需要伺服器負載均衡採用伺服器負載均衡器有什麼優點

隨著網站、應用訪問量的增加，一台伺服器已經不能滿足應用的需求，而需要多台伺服器集群，這時就會用到負載均衡

它的好處

1. 負載均衡優化了訪問請求在伺服器組之間的分配，消除了伺服器之間的負載不平衡，從而提高了系統的反應速度與總體性能；

2. 負載均衡可以對伺服器的運行狀況進行監控，及時發現運行異常的伺服器，並將訪問請求轉移到其它可以正常工作的伺服器上，從而提高伺服器組的可靠性採用了負均衡器器以後，可以根據業務量的發展情況靈活增加伺服器，系統的擴展能力得到提高，同時簡化了管理。
   

㈤ 筆記本，台式機，伺服器和嵌入式系統用不同的微處理器每個微處理器的設計都不同

採用的指令集不一樣，嵌入式的是使用RISC精簡指令集CPU，而筆記本，台式機，伺服器都是採用CISC的復雜指令集CPU。全球CISC處理器最大的廠商是intel和AMD，他們的處理器結構有些差別，AMD把內存，顯示適配器等集成到CPU中，而INTEL在主板上獨立出來北橋和南橋。
至於嵌入式的CPU用途非常廣泛，設計理念就是越小，越方便，越集成，高性能越好。一般用於智能控制。像手機，家電，航天等等，都是嵌入式的。筆記本和台式機都是微電腦，性能差不多。伺服器最重要的是穩定，性能不見得要多好。 大概如此。手打的，說的有些零散

㈥ 主板刷cpld是什麼

參見網路全科。網址如下：
http://ke..com/view/140068.html?wtp=tt

㈦ FPGA是干什麼用的

FPGA作為專用集成電路（ASIC）領域中的一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可編程器件門電路數有限的缺點。

FPGA設計不是簡單的晶元研究，主要是利用 FPGA 的模式進行其他行業產品的設計。 與 ASIC 不同，FPGA在通信行業的應用比較廣泛。

通過對全球FPGA產品市場以及相關供應商的分析，結合當前我國的實際情況以及國內領先的FPGA產品可以發現相關技術在未來的發展方向，對我國科技水平的全面提高具有非常重要的推動作用。

(7)為什麼伺服器都用cpld擴展閱讀：

工作原理

FPGA採用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。

現場可編程門陣列（FPGA）是可編程器件，與傳統邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的結構。

FPGA利用小型查找表（16×1RAM）來實現組合邏輯，每個查找表連接到一個D觸發器的輸入端，觸發器再來驅動其他邏輯電路或驅動I/O，由此構成了既可實現組合邏輯功能又可實現時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。

㈧ 左右bmc同時故障,可以通過

bmc故障處理電路、方法、裝置、電子設備及存儲介質
技術領域
1.本申請涉及通信技術領域，尤其涉及一種bmc故障處理電路、方法、裝置、電子設備及存儲介質。

背景技術：

2.目前，常規的伺服器主板上均配置一個bmc控制器，此控制器能夠實現伺服器的遠程監控，但是一旦bmc控制器故障，伺服器將無法接收遠程監控指令且無法管理伺服器內部部件，造成伺服器癱瘓死機。
3.因此，需要解決因bmc故障導致伺服器死機的問題。
4.上述內容僅用於輔助理解本申請的技術方案，並不代表承認上述內容是現有技術。

技術實現要素：

5.為了解決上述問題，本申請提供一種bmc故障處理電路、方法、裝置、電子設備及存儲介質，該電路在bmc故障時，實現cpld對伺服器的管理和配置，進而實現bmc故障下通過cpld鏈路管理伺服器的功能。
6.本申請第一方面公開一種bmc故障處理電路，所述bmc故障處理電路包括cpu及待管理部件、bmc和cpld；其中，
7.bmc與cpld相連；
8.cpu及待管理部件與電子切換開關的一端相連，電子切換開關的另一端與所述bmc或者所述cpld相連。
9.在一種實施方式中，所述cpld確定所述bmc故障，所述cpld控制所述電子切換開關的一端與所述cpld相連。
10.在一種實施方式中，所述cpld確定所述bmc正常，所述cpld控制所述電子切換開關的一端與所述bmc相連。
11.本申請第二方面公開一種bmc故障處理方法，所述bmc故障處理方法應用於如第一方面任意一項中的bmc故障處理電路中，所述bmc故障處理方法包括：
12.cpld判斷bmc是否故障；
13.cpld根據bmc是否故障，控制電子切換開關的一端與所述bmc相連或者所述cpld相連。
14.本申請第三方面公開一種bmc故障處理裝置，所述bmc故障處理裝置包括如第一方面任意一項中的bmc故障處理電路，所述bmc故障處理裝置包括故障檢測單元和處理單元；其中，
15.所述故障檢測單元，用於通過cpld檢測bmc是否故障；
16.所述處理單元，根據所述故障檢測單元的檢測結果，控制電子切換開關的一端與所述bmc連接或者所述cpld連接。
17.本申請第四方面公開了一種電子設備，所述電子設備包括存儲器和處理器；其中，所述存儲器和所述處理器通過匯流排相互之間通信，所述存儲器存儲可被所述處理器執行的程序指令，所述處理器調用所述程序指令，執行如第二方面所述的方法。
18.本申請第五方面公開了一種計算機存儲介質，所述計算機存儲介質存儲有計算機程序，所述計算機程序被計算機處理器執行時實現如第二方面所述的方法。
19.本申請的電路在bmc故障時，實現cpld對伺服器的管理和配置，進而實現bmc故障下通過cpld鏈路管理伺服器的功能；從而解決bmc故障時造成伺服器無法遠程監控以及癱瘓死機的問題。
附圖說明
20.此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，本申請的示意性實施例及其說明用於解釋本申請，並不構成對本申請的不當限定。
21.圖1為現有技術中的一種bmc連接電路結構示意圖；
22.圖2為本申請實施例提供的一種bmc故障處理電路結構示意圖；
23.圖3為本申請實施例提供的一種bmc故障處理方法流程示意圖；
24.圖4為本申請實施例提供的一種bmc故障處理裝置結構示意圖。
具體實施方式
25.為了更清楚的闡釋本申請的整體構思，下面結合說明書附圖以示例的方式進行詳細說明。
26.本申請的說明書和權利要求書及上述附圖中的術語「第一」、「第二」等是用於區別類似的對象，而不必用於描述特定的順序或先後次序。應該理解這樣使用的順序在適當情況下可以互換，以便這里描述的本發明的實施例能夠以除了在這里圖示或描述的那些以外的順序實施。
27.此外，術語「包括」和「具有」以及他們的任何變形，意圖在於覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統、產品或設備不必限於清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或對於這些過程、方法、產品或設備固有的其它步驟或單元。
28.本申請中cpld，特指伺服器主板上已有的cpld控制器，常規作用是負責伺服器電源上電管理；bmc(baseboard management controller)，負責伺服器的部件管理和遠程監控；伺服器是計算機的一種，比普通計算機運行更快、負載更高。
29.圖1中是現有技術。通訊信號線為多個信號線組，在該架構方案中，如果bmc發生故障，則伺服器無法實現遠程監控，bmc將服務管理部分部件，伺服器將會癱瘓死機。
30.故本說明書公開了一種bmc故障處理電路，所述bmc故障處理電路包括cpu及待管理部件、bmc和cpld。如圖2所示。
31.bmc與cpld相連；cpu及待管理部件與電子切換開關的一端相連，電子切換開關的另一端與所述bmc或者所述cpld相連。
32.在一個示例中，所述cpld確定所述bmc故障，所述cpld控制所述電子切換開關的一端與所述cpld相連。
33.在一個示例中，所述cpld確定所述bmc正常，所述cpld控制所述電子切換開關的一端與所述bmc相連。
34.如圖2中，通訊信號線為多個信號線組，對應的切換開關也有多個，實現對通訊信號線組的切換，本說明書以1個切換控制信號進行說明。cpld通過bmc故障信號線判斷bmc是否發生故障，如果bmc未發生故障，則控制切換開關使得cpu及待管理部件的通訊信號線連接至bmc控制器；如果bmc發生故障，則控制電子切換開關使得cpu及待管理部件的通訊信號線連接至cpld，由cpld進行伺服器的管理和配置以及外接乙太網介面實現伺服器的遠程監控。
35.此時，把伺服器cpu與主要部件原有接入bmc的通訊信號經信號切換開關分出另外一組通訊支路至cpld；bmc正常工作時，信號切換開關切換通訊通道至bmc；如果bmc故障，cpld控制信號切換開關切換通訊通道至cpld，由cpld接管管理和配置伺服器的功能。
36.本申請的電路在bmc故障時，實現cpld對伺服器的管理和配置，進而實現bmc故障下通過cpld鏈路管理伺服器的功能；從而解決bmc故障時造成伺服器無法遠程監控以及癱瘓死機的問題。也就是，本申請增加系統鏈路通道，防止bmc處由於單一設備故障造成的伺服器系統癱瘓，增加系統容錯能力，提高伺服器穩定性。
37.本說明書的方案改變以往的僅能通過bmc管理和配置伺服器的方式，增加通過cpld控制器管理和配置伺服器的方式，解決bmc控制器故障帶來的伺服器無法遠程監控以及癱瘓死機的問題。相當於增加伺服器管理和配置的方式，通過cpld建立起另外一個伺服器管理和交互的通道，對bmc起到冗餘備份的作用。
38.此時，在現有主板cpld控制器的基礎上擴展通訊介面，實現cpld對伺服器的管理和配置，進而實現bmc故障下通過cpld鏈路簡單管理伺服器的功能。由於cpld配置和管理伺服器沒有bmc管理那麼完善，實現一些必要的遠程維護和設備管理配置即可，以免耽誤伺服器使用；後續再詳細檢修或更換bmc控制器。
39.本說明書還公開了一種bmc故障處理方法，所述bmc故障處理方法應用於如上所述的bmc故障處理電路中，所述bmc故障處理方法包括步驟s301
‑
s302。
40.s301、cpld判斷bmc是否故障。
41.s302、cpld根據bmc是否故障，控制電子切換開關的一端與所述bmc相連或者所述cpld相連。
42.在一個示例中，若cpld確定bmc故障，則所述cpld控制電子切換開關的一端與所述cpld相連。
43.在一個示例中，若cpld確定bmc正常，則所述cpld控制電子切換開關的一端與所述bmc相連。
44.上述方法實施例中，與上述電路實施例中相同或相近之處，不再贅述。
45.本說明書還公開了一種bmc故障處理裝置，所述bmc故障處理裝置包括如上所述的bmc故障處理電路，所述bmc故障處理裝置包括故障檢測單元和處理單元。如圖4所示。
46.故障檢測單元，用於通過cpld檢測bmc是否故障；
47.處理單元，根據所述故障檢測單元的檢測結果，控制電子切換開關的一端與所述bmc連接或者所述cpld連接。
48.在一個示例中，當所述故障檢測單元確定所述bmc故障時，所述處理單元控制電子
切換開關的一端與所述cpld連接；或當所述故障檢測單元確定所述bmc正常時，所述處理單元控制電子切換開關的一端與所述bmc連接。
49.上述裝置實施例中，與上述電路實施例中相同或相近之處，不再贅述。
50.本說明書還公開了一種電子設備，所述電子設備包括存儲器和處理器。所述存儲器和所述處理器通過匯流排相互之間通信，所述存儲器存儲可被所述處理器執行的程序指令，所述處理器調用所述程序指令，執行如上所述的方法。
51.本說明書還公開了一種計算機存儲介質，所述計算機存儲介質存儲有計算機程序，所述計算機程序被計算機處理器執行時實現如上所述的方法。
52.本說明書中的各個實施例均採用遞進的方式描述，各個實施例之間相同相似的部分互相參見即可，每個實施例重點說明的都是與其他實施例的不同之處。尤其，對於系統實施例而言，由於其基本相似於方法實施例，所以描述的比較簡單，相關之處參見方法實施例的部分說明即可。
53.專業人員應該還可以進一步意識到，結合本文中所公開的實施例描述的各示例的單元及演算法步驟，能夠以電子硬體、計算機軟體或者二者的結合來實現，為了清楚地說明硬體和軟體的可互換性，在上述說明中已經按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬體還是軟體方式來執行，取決於技術方案的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本申請的范圍。
54.以上所述僅為本申請的實施例而已，並不用於限制本申請。對於本領域技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原理之內所作的任何修改、等同替換、改進等，均應包含在本申請的權利要求范圍之內。

㈨ 為了提高系統的穩定性和數據安全性，伺服器通常都使用__________硬碟

就這個題來說應該選c，scsi介面的硬碟是企業級的，不過現在scsi已淘汰，替代的是sas介面，相應的硬碟也就是sas硬碟，sas硬碟在05年開始大量上市。

㈩ 為什麼微軟在伺服器中用 FPGA 代替傳統 CPU 可以使效能大幅提升

CPU是靠軟體來運行程序的，FPGA是靠硬體邏輯來實現功能的，相對來說要快！