⑴ 求```對單片機的電源處理與抗干擾措施``
「抗電磁干擾器」能消除電源線傳導來的電磁干擾，包括浪涌干擾、脈沖群干擾、射頻場感應的傳導干擾，一器三用，保護單片機、微電腦、智能電路，抗擾度達到國際標准IEC 61000-4或國家標准GB/T 17626規定的2、3、4級（最高等級），避免發生誤復位停機、死機、顯示錯亂、數據丟失、程序篡改、電擊穿等故障，防止快速電老化，成倍提高工作年限，是工業信息化的保護神。
在網路上搜索---抗電磁干擾器
可以解決干擾，
無需接地
⑵ 單片機做的交通燈與plc做的相比有哪些優缺點
1.優點：單片機成本低廉，專用性可能會更強；
2.缺點：可靠性差、抗干擾性能差、通用性差、擴展能力比較弱、處理能力會弱於PLC(若做大系統復雜的交通燈控制，估計有些困難)、通訊不如PLC方便，編程語言復雜些~~~基本上就這樣了。
PS：比如要把整個城市的交通燈系統接入交通控制指揮中心，單片機做底層單個交通燈控制沒有什麼問題，但接著同樣需要PLC做信號採集到遠端中控室伺服器，這樣算起來的話，底層還不如用小型PLC來控制更好，因為可以省掉一層架構，直接掛到交換機通過光纖到遠端中控室，且小PLC也不貴，西門子S7-200或1200或者 奧地利貝加萊0291CPU 或者三菱FX1/2N，也就2000塊左右，控制一個路口交通燈足夠！
⑶ 單片機頻率信號干擾怎麼解決
接地，接地，接地。
⑷ 單片機抗干擾問題。
抗干擾問題非常重要，也很難回答，希望下面的意見能夠幫助你。
一般來說抗干擾問題可分兩步解決：
首先應拒干擾於門外，要進行正向分析，仔細分析干擾源，截斷干擾通路，還有就是做好屏蔽措施。干擾一般通過電源、信號線、空間輻射幾個途徑進入。在現場尋找干擾源有時候會十分困難，因為有些干擾是偶發的，但無論如何首先還是要考慮將干擾拒之門外。
還有就是單片機復位後，檢查它的復位標志，看看是什麼原因引起復位的，逆向分析干擾源。如果是看門狗復位，多半是程序跑飛了，電磁干擾的可能性較大。如果是低電壓復位，說明電源的設計要加強。
其次，所謂的IO狀態不能改變應該是只有少數幾個IO狀態不能改變，單片機的復位有時是誰也擋不住的，這是計算機控制的主要缺點之一。這時只能考慮機械的方法或用繼電器線路對輸出狀態進行鎖定，由於繼電器工作電壓可以選擇較高工作電壓，因此會有很強的抗干擾能力。
最後，此系統應配備UPS電源，保證應急工況。
⑸ 單片機抗干擾能力差有什麼辦法解決
單片機抗干擾能力差，解決是難題。現在的來說，換單片機，51系列的單片機換成STC-51系列的單片機。其它系列的，選用汽車級系列的單片機。
⑹ 51單片機常用抗強干擾的方法！
印刷電路板的設計對單片機系統的抗干擾能力來說是非常重要的，需本著盡量控制雜訊源、減小雜訊的傳播與耦合、減小雜訊的吸收三大原則設計。
單片機系統的印刷電路板通常可分三個區，即模擬區(怕干擾)、數字區(既怕干擾又產生干擾)和功率驅動區(干擾源)。應遵循單點接電源、單點接地的原則供電。三個區域的電源線、地線分三路引出，雜訊元件與非雜訊元件要離得遠一些。
筆者把多年來的設計經驗和技巧介紹給大家，供參考。
1. 把時鍾振盪電路、特殊高速邏輯電路部分用地線圈起來，讓周圍電場接近於零。
2．I／O驅動器件、功率放大2S件盡量靠近板子的邊緣，靠近接插件。
3．能用低速的器件就不用高速的器件，高速器件只用在關鍵地方。
4．使用滿足系統要求的最低頻率的時鍾，時鍾發生器盡量靠近用到該時鍾的器件。晶體振盪器外殼要接地，時鍾線要盡量短。晶體振盪器及雜訊敏感器件的下面要加大接地的面積且不應該走其他信號線，時鍾線垂直於 I／O線比平行I／O線干擾小且盡量遠離 I／O線。
1．使用45°的線而不要使用90°的折線，以減小高頻信號的發射。電源線、地線要盡量粗。信號線的過孔要盡量少。
6．四層板比雙面板雜訊低20dB，六層板比四層板低10dB。
7．關鍵的線盡量短且粗，並在其兩邊加保護地線，敏感信號和雜訊地帶信號通過一條扁帶電纜要用地線—信號—地線的方式引出。
8.任何信號線都不要形成環路，如不可避免，環路應盡量小。
9．對A／D類器件，數字部分與模擬部分寧可繞一下也不要交叉，雜訊敏感線不要與高速線、大電流線平行。
10．單片機及其他IC電路，如有多個電源、地的話，每端都要加一個去耦電容；每個IC要加一個去耦電容，選高頻信號好的獨石或瓷片電容作為去耦電容，焊接去耦電容時，引腳要盡量短；用大容量的鉭電容或聚脂電容而不用電解電容作為電路充電的儲能電容是因為電解電容分布電感較大，對高頻無效；如用電解電容則要與高頻特性好的去耦電容成對使用。
11．單片機中未用的I/O口要定義成輸出；從高雜訊區來的信號要加濾波；繼電器線圈外要加放電二極體。可以用串一個電阻的辦法來軟化I／O線的跳變沿或提供一定的阻尼。
12. 需要時，電源線、地線上可加用銅線繞制鐵氧體而成的高頻扼流器件來阻斷高頻雜訊的傳導，弱信號的引出線、高頻、大功率引出電纜要加屏蔽：引出線與地線要絞起來。
13. 印刷電路板過大或信號線頻率過高，使得線上的延遲時間大於等於信號上升時間，該線要按傳輸線處理，要加終端匹配電阻。
14．盡量不要使用IC插座；因IC座有較大的分布電容。
⑺ 單片機抗干擾
數字電路、單片機的抗干擾設計
在電子系統設計中，為了少走彎路和節省時間，應充分考慮並滿足抗干擾性 的要求，避免在
設計完成後再去進行抗干擾的補救措施。形成干擾的基本要素有三個：
（1）干擾源，指產生干擾的元件、設備或信號，用數學語言描述如下：/dt， di/dt大的地
方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鍾等都可 能成為干擾源。
（2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過
導線的傳導和空間的輻射。
（3）敏感器件，指容易被干擾的對象。如：A/D、D/A變換器，單片機，數字IC， 弱信號放大
器等。
抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的 抗干擾性能。
（類似於傳染病的預防）
1 抑制干擾源
抑制干擾源就是盡可能的減小干擾源的/dt，di/dt。這是抗干擾設計中最優 先考慮和最重要的原則，常常會起到事半功倍的效果。 減小干擾源的/dt主要是通過在干擾源兩端並聯電容來實現。減小干擾源的di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極體來實現。
抑制干擾源的常用措施如下：
（1）繼電器線圈增加續流二極體，消除斷開線圈時產生的反電動勢干擾。僅加 續流二極體會使繼電器的斷開時間滯後，增加穩壓二極體後繼電器在單位時間內可動作更多的次數。
（2）在繼電器接點兩端並接火花抑制電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。
（3）給電機加濾波電路，注意電容、電感引線要盡量短。
（4）電路板上每個IC要並接一個0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於增大了電容的等效串聯電阻，會影響濾波效果。
（5）布線時避免90度折線，減少高頻雜訊發射。
（6）可控硅兩端並接RC抑制電路，減小可控硅產生的雜訊（這個雜訊嚴重時可能會把可控硅擊穿的）。
按干擾的傳播路徑可分為傳導干擾和輻射干擾兩類。
所謂傳導干擾是指通過導線傳播到敏感器件的干擾。高頻干擾雜訊和 有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻干擾雜訊的傳播，有時也可加隔離光耦來解決。電源雜訊的危害最大， 要特別注意處理。所謂輻射干擾是指通過空間輻射傳播到敏感器件的干擾。 一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。
2 切斷干擾傳播路徑的常用措施如下：
（1）充分考慮電源對單片機的影響。電源做得好，整個電路的抗干擾就解決了一大半。許多單片機對電源雜訊很敏感, 要給單片機電源加濾波電路或穩壓器，以減小電源雜訊對單片機的干擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
（2）如果單片機的I/O口用來控制電機等雜訊器件，在I/O口與雜訊源之間應加隔離（增加π形濾波電路）。 控制電機等雜訊器件，在I/O口與雜訊源之間應加隔離（增加π形濾波電路）。
（3）注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鍾區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。
（4）電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把干擾源 （如電機，繼電器）與敏感元件（如單片機）遠離。
（5）用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。A/D、D/A晶元布線也以此為原則，廠家分配A/D、D/A晶元 引腳排列時已考慮此要求。
（6）單片機和大功率器件的地線要單獨接地，以減小相互干擾。 大功率器件盡可能放在電路板邊緣。
（7）在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗干擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗干擾性能。
3 提高敏感器件的抗干擾性能
提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾雜訊 的拾取，以及從不正常狀態盡快恢復的方法。
提高敏感器件抗干擾性能的常用措施如下：
（1）布線時盡量減少迴路環的面積，以降低感應雜訊。
（2）布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦合雜訊。
（3）對於單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變系統邏輯的情況下接地或接電源。
（4）對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整個電路的抗干擾性能。
（5）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字 電路。
（6）IC器件盡量直接焊在電路板上，少用IC座。
我先說說我在這方面的經驗:
軟體方面：
1、我習慣於將不用的代碼空間全清成「0」，因為這等效於NOP，可在程序跑飛時歸位；
2、在跳轉指令前加幾個NOP，目的同1；
3、在無硬體WatchDog時可採用軟體模擬WatchDog，以監測程序的運行；
4、涉及處理外部器件參數調整或設置時，為防止外部器件因受干擾而出錯可定時將參數重新發送一遍，這樣可使外部器件盡快恢復正確；
5、通訊中的抗干擾，可加數據校驗位，可採取3取2或5取3策略；
6、在有通訊線時，如I^2C、三線制等，實際中我們發現將Data線、CLK線、INH線常態置為高，其抗干擾效果要好過置為低。
硬體方面：
1、地線、電源線的部線肯定重要了！
2、線路的去偶；
3、數、模地的分開；
4、每個數字元件在地與電源之間都要104電容；
5、在有繼電器的應用場合，尤其是大電流時，防繼電器觸點火花對電路的干擾，可在繼電器線圈間並一104和二極體，在觸點和常開端間接472電容，效果不錯！
6、為防I/O口的串擾，可將I/O口隔離，方法有二極體隔離、門電路隔離、光偶隔離、電磁隔離等；
7、當然多層板的抗干擾肯定好過單面板，但成本卻高了幾倍。
8、選擇一個抗干擾能力強的器件比之任何方法都有效，我想這點應該最重要。因為器件天生的不足是很難用外部方法去彌補的，但往往抗干擾能力強的就貴些，抗干擾能力差的就便宜，正如台灣的東東便宜但性能卻大打折扣一樣！主要看各位的應用場合.
印製電路板(PC8)是電子產品中電路元件和器件的支撐件．它提供電路元件和器件之間的電氣連接。隨著電於技術的飛速發展，PGB的密度越來越高。PCB設計的好壞對抗干擾能力影響很大．因此，在進行PCB設計時．必須遵守PCB設計的一般原則，並應符合抗干擾設計的要求。
⑻ 對單片機輸入與輸出信號中的軟體抗干擾措施有哪些
軟體消抖，軟體濾波，還有各種校驗方式，比如CRC校驗，奇偶校驗等方式的軟體實現