要求：1、應用外部中斷設置開始和停止按鍵，可以控制系統的工作狀態。
2、在開始表決的過程里，能夠准確記錄下每個表決開關是否被按下過（記憶功能）。
3、設置兩個指示燈分別代表「通過」和「否
『貳』 基於FPGA的七人表決器
FPGA引腳可以驅動LED和數碼管；
分配引腳要根據實際硬體連線，比如七段數碼管分了七個引腳，想顯示1就要給1對應的兩個引腳低電平（假設你的數碼管是共陽極的），想顯示2就要給2對應的五個引腳低電平。
『叄』 求Verilog hdl編寫的七人表決器的程序
mole voter7(pass, vote);
output pass;
input [6:0] vote;
reg [2:0] sum;
integer i;
reg pass;
always @(vote)
begin
sum=0;
for(i=0;i<=6;i=i+1)
if(vote[i])sum=sum+1;
if(sum[2])pass=1;
pass=1
else pass=0;
end
endmole
『肆』 verilog 七人表決器 疑惑
如果第i個人投票為1，表示同意，同意的總數sum加1.
如果同意的總數加到4，sum的最高位為1，即3『b100，表示大多數人同意pass=1.結果通過
『伍』 用單片機設計7人表決器電路原理圖，匯編語言及原理分析。十萬火急，求高人指點。
這個原理圖的話就不用話了吧，很簡單的，用七個IO口，然後每個IO口對應接兩個按鍵，總共十四個，兩個一組，一個是贊成，一個是反對，分別對應輸入高電平或者是低電平，低電平的那個按鍵一端接單片機，一端接地，搞的那個一端接VCC，一端接單片機，然後再用七個IO口接七個LED燈用來顯示結果的，如果你要顯示統計之後的結果的話也行，就不用接LED了，接數碼管就行了，然後再在中斷腳接一個鍵，見得另一端接地，用來給中斷信號。外圍電路就接好了，至於程序方面的話，給你個思路，代碼就麻煩你自己敲了，畢竟你要敲多了才熟練的。你可以在中斷那裡給一個信號，先提示裁判表決，然後你按下中斷信號，在中斷的服務程序裡面寫一個對剛開的接按鍵的IO口進行讀取，用個寄存器，高電平的話就寄存器（就用R0吧）加一，把數字顯示到數碼管上面，或者直接便判斷邊對對應的LED進行點亮，就行了，程序其實不難。你可以顯示著自己做一下，這樣對你也是有好處的，直接把所有東西都給你了對你來說也不是一件好事。匯編方面如果還有問題的話在問吧。