單片機部分怎麼降重

① 怎麼解決單片機中中斷的沖突

1、不知道你所使用的是什麼樣的單片機。如果有中斷優先順序寄存器的話，那麼將重要中斷的優先順序設置成高，這樣低優先順序的中斷就不能幹擾到這個中斷的執行。
2、如果沒有中斷優先順序設置的話，這樣的方法也是可行的：當程序進入重要的中斷服務程序之後，先將總中斷關閉，等到中斷程序執行完畢之後再打開總中斷，這樣其它中斷也可以得到響應，而且也不會影響到你所要保護的中斷的程序的執行。

② 51最小系統一定需要復位電路么

復位電路在單片機系統是必須的，但，不是一定要你焊出來。
STC系列的增強型單片機部分型號中，如12系列等神衡，其晶元內部已經含有復位電路，在晶振頻率游巧做不高寬瞎時可以省去外部復位電路。其內部也有RC振盪電路，可以作為系統時鍾。也就是說該系列的單片機只要接電源就是一個最小系統了。

③ 寫單片機程序，變數太多了，無法編譯，但是使用的單片機，RAM是很大的，怎麼辦

加入ABSACC.H頭文件，使用XBYTE關鍵字將部分變數定義到1024位元組的薯做XRAM中散拆。
這樣數掘衡你就有1024位元組的RAM空間使用了。

④ 如何用單片機控制一個以9.6V為電源的電路的通斷

用單片機的IO接光藕，由光藕驅動繼電器，通過繼電器開關的通斷來控制9.6V電源的通斷。不知道你的9.6V的電路功率有多大，如果功率小的話，繼電器可選線圈工作電壓5V，觸點容量1A的小型繼電器，圖中對應的器件為光藕TLP621-2，繼電器G5V-1（OMRON）；如果9.5V電路功率較大，則光藕可選達林頓光藕，繼電器要選功率大一點的繼電器。圖中單片機為89C52，你也可選擇其他任意一款單片機。

⑤ 單片機控制可控硅

不管是高電平還是低電平都是導通，但我把他的控制引腳懸空時就斷開了???
這個問題看清楚了SCR的原理就明白了:

控硅是可控硅整流元件的簡稱,是一種具有三個PN 結的四層結構的大功率半導體器件,一般由兩晶閘管反向連接而成.它的功用不僅是整流，還可以用作無觸點開關以快速接通或切斷電路，實現將直流電變成交流電的逆變，將一種頻率的交流電變成另一種頻率的交流電等等。可控硅和其它半導體器件一樣，其有體積小、效率高、穩定性好、工作可靠等優點。它的出現，使半導體技術從弱電領域進入了強電領域，成為工業、農業、交通運輸、軍事科研以至商業、民用電器等方面爭相採用的元件。（如圖）
晶閘管T在工作過程中，它的陽極A和陰極K與電源和負載連接，組成晶閘管的主電路，晶閘管的門極G和陰極K與控制晶閘管的裝置連接，組成晶閘管的控制電路
從晶閘管的內部分析工作過程：
晶閘管是四層三端器件，它有J1、J2、J3三個PN結圖一，可以把它中間的NP分成兩部分，構成一個PNP型三極體和一個NPN型三極體的復合管圖二.
當晶閘管承受正向陽極電壓時，為使晶閘管導銅，必須使承受反向電壓的PN結J2失去阻擋作用。圖2中每個晶體管的集電極電流同時就是另一個晶體管的基極電流。因此，兩個互相復合的晶體管電路，當有足夠的門極電流Ig流入時，就會形成強烈的正反饋，造成兩晶體管飽和導通，晶體管飽和導通。
設PNP管和NPN管的集電極電流相應為Ic1和Ic2；發射極電流相應為Ia和Ik；電流放大系數相應為a1=Ic1/Ia和a2=Ic2/Ik，設流過J2結的反相漏電電流為Ic0,
晶閘管的陽極電流等於兩管的集電極電流和漏電流的總和：
Ia=Ic1+Ic2+Ic0 或Ia=a1Ia+a2Ik+Ic0
若門極電流為Ig,則晶閘管陰極電流為Ik=Ia+Ig
從而可以得出晶閘管陽極電流為：I=(Ic0+Iga2)/（1-（a1+a2）） （1—1）
硅PNP管和硅NPN管相應的電流放大系數a1和a2隨其發射極電流的改變而急劇變化如圖三所示。
當晶閘管承受正向陽極電壓，而門極未受電壓的情況下，式（1—1）中，Ig=0,(a1+a2)很小，故晶閘管的陽極電流Ia≈Ic0 晶閘關處於正向阻斷狀態。當晶閘管在正向陽極電壓下，從門極G流入電流Ig,由於足夠大的Ig流經NPN管的發射結，從而提高起點流放大系數a2,產生足夠大的極電極電流Ic2流過PNP管的發射結，並提高了PNP管的電流放大系數a1,產生更大的極電極電流Ic1流經NPN管的發射結。這樣強烈的正反饋過程迅速進行。從圖3，當a1和a2隨發射極電流增加而（a1+a2）≈1時，式（1—1）中的分母1-（a1+a2）≈0,因此提高了晶閘管的陽極電流Ia.這時，流過晶閘管的電流完全由主迴路的電壓和迴路電阻決定。晶閘管已處於正向導通狀態。
式（1—1）中，在晶閘管導通後，1-（a1+a2）≈0,即使此時門極電流Ig=0,晶閘管仍能保持原來的陽極電流Ia而繼續導通。晶閘管在導通後，門極已失去作用。
在晶閘管導通後，如果不斷的減小電源電壓或增大迴路電阻，使陽極電流Ia減小到維持電流IH以下時，由於a1和a1迅速下降，當1-（a1+a2）≈0時，晶閘管恢復阻斷狀態。

⑥ 在單片機硬體電路設計時，經常用到上拉電阻，上拉電阻是怎麼把電壓拉高的

拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！ 上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分；對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。 上下拉電阻： 1、當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 上拉電阻2、OC門電路必須加上拉電阻，以提高輸出的高電平值。 3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。 4、在CMOS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。 5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。 6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 上拉電阻： 就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，CMOS)輸出，那麼不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平「拉高」。（就是並一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作在線性范圍的上拉電阻不能太小。當然也會用這個方式來實現門電路電平的匹配。
參考：http://ke..com/view/1106477.html?wtp=tt

⑦ 如何只寫入單片機部分內存數據

只寫入單片機部分內存數據需要在交叉編譯念慧開發環境下進行，步驟如下：
1、雙擊打開交叉編譯開發環境。
2、將需要寫入的單片的部分數據在開發環境內生成好二進制文件。
3、使用轉串口線連接電腦和單片機。
4、點擊打開程序文皮高虛件，選擇已生成的二進制文件。
5、點擊下載編程，右側框內出現下載成功即燃燃成功寫入。

⑧ 單片機靜電問題怎麼處理

採取的對應方法是：1、選用頻率低的微控制器2、減小信號傳輸中的畸變信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。3、減小信號線間的交叉干擾。若AB線為一模擬信號，要避免數字電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大於AB線與地距離的2~3倍。可用局部屏蔽地，在有引結的一面引線左右兩側布以地線。4、減小來自電源的雜訊電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的復位線，中斷線，以及其它一些控制線最容易受外界雜訊的干擾。電網上的強干擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻雜訊。模擬電路中的模擬信號更經受不住來自電源的干擾。5、元件布置要合理分區元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，雜訊源部分(如繼電器，大電流開關等)這三部分合理地分開，使相互間的信號耦合為最小。6、處理好接地線 印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。對於雙面板，地線布置特別講究，通過採用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，這些都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分，是指布線分開，而最後都匯集到這個接地點上來。與印刷線路板以外的信號相連時，通常採用屏蔽電纜。對於高頻和數字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。對雜訊和干擾非常敏感的電路或高頻雜訊特別嚴重的電路應該用金屬罩屏蔽起來。