單片機基本結構

Ⅰ 8051單片機的基本結構

51 單片機最初是由Intel 公司開發設計的，但後來Intel 公司把51 核的設計方案賣給了幾家大的電子設計生產商，譬如 SST、Philip、Atmel 等大公司。如是市面上出現了各式各樣的但均以51 為內核的單片機，倒是Intel 公司自己的單片機卻顯得遜色了。這些各大電子生產商推出的單片機都兼容51 指令、並在51 的基礎上擴展一些功能而內部結構是與51 一致的。

Ⅱ 簡述51單片機的基本結構

單片機是一種集成電路晶元，是採用超大規模集成電路技術把具有數據處理能力的中央處理器

CPU、隨機存儲器RAM、只讀存儲器ROM、多種I/O口和中斷系統、定時器/計數器等功能（可能還包括顯示驅動電路、脈寬調試電路電路、模擬多路轉換器、A/D轉換器等電路）集成到一塊矽片上構成的一個小而完善的微型計算機系統。

Ⅲ 單片機的基本結構是什麼

CPU,儲存器，ILO.

Ⅳ 單片機基本結構

單片機，全稱單片微型計算機，又稱微控制器，是把中央處理器、存儲器、定時/計數器、各種輸入輸出介面等都集成在一塊集成電路晶元上的微型計算機。 單片機的使用領域已十分廣泛，如智能儀表、實時工控、通訊設備、導航系統、家用電器等。

基本結構
1.運算器

運算器由運算部件——算術邏輯單元(Arithmetic&Logical Unit，簡稱ALU)、累加器和寄存器等幾部分組成。ALU的作用是把傳來的數據進行算術或邏輯運算，輸入來源為兩個8位數據，分別來自累加器和數據寄存器。ALU能完成對這兩個數據進行加、減、與、或、比較大小等操作，最後將結果存入累加器。例如，兩個數6和7相加，在相加之前，操作數6放在累加器中，7放在數據寄存器中，當執行加法指令時，ALU即把兩個數相加並把結果13存入累加器，取代累加器原來的內容6。

運算器有兩個功能：

(1) 執行各種算術運算。

(2) 執行各種邏輯運算，並進行邏輯測試，如零值測試或兩個值的比較。

運算器所執行全部操作都是由控制器發出的控制信號來指揮的，並且，一個算術操作產生一個運算結果，一個邏輯操作產生一個判決。

2.控制器

控制器由程序計數器、指令寄存器、指令解碼器、時序發生器和操作控制器等組成，是發布命令的「決策機構」，即協調和指揮整個微機系統的操作。其主要功能有：

(1) 從內存中取出一條指令，並指出下一條指令在內存中的位置。

(2) 對指令進行解碼和測試，並產生相應的操作控制信號，以便於執行規定的動作。

(3) 指揮並控制CPU、內存和輸入輸出設備之間數據流動的方向。

微處理器內通過內部匯流排把ALU、計數器、寄存器和控制部分互聯，並通過外部匯流排與外部的存儲器、輸入輸出介面電路聯接。外部匯流排又稱為系統匯流排，分為數據匯流排DB、地址匯流排AB和控制匯流排CB。通過輸入輸出介面電路，實現與各種外圍設備連接。

3.主要寄存器

(1)累加器A

圖1-2 單片機組成框圖

累加器A是微處理器中使用最頻繁的寄存器。在算術和邏輯運算時它有雙功能：運算前，用於保存一個操作數;運算後，用於保存所得的和、差或邏輯運算結果。

(2)數據寄存器DR

數據寄存器通過數據匯流排向存儲器和輸入/輸出設備送(寫)或取(讀)數據的暫存單元。它可以保存一條正在解碼的指令，也可以保存正在送往存儲器中存儲的一個數據位元組等等。

(3)指令寄存器IR和指令解碼器ID

指令包括操作碼和操作數。

指令寄存器是用來保存當前正在執行的一條指令。當執行一條指令時，先把它從內存中取到數據寄存器中，然後再傳送到指令寄存器。當系統執行給定的指令時，必須對操作碼進行解碼，以確定所要求的操作，指令解碼器就是負責這項工作的。其中，指令寄存器中操作碼欄位的輸出就是指令解碼器的輸入。

(4)程序計數器PC

PC用於確定下一條指令的地址，以保證程序能夠連續地執行下去，因此通常又被稱為指令地址計數器。在程序開始執行前必須將程序的第一條指令的內存單元地址(即程序的首地址)送入PC，使它總是指向下一條要執行指令的地址。

(5)地址寄存器AR

地址寄存器用於保存當前CPU所要訪問的內存單元或I/O設備的地址。由於內存與CPU之間存在著速度上的差異，所以必須使用地址寄存器來保持地址信息，直到內存讀/寫操作完成為止。

顯然，當CPU向存儲器存數據、CPU從內存取數據和CPU從內存讀出指令時，都要用到地址寄存器和數據寄存器。同樣，如果把外圍設備的地址作為內存地址單元來看的話，那麼當CPU和外圍設備交換信息時，也需要用到地址寄存器和數據寄存器。

Ⅳ 單片機 基本結構 比較

http://dxxy.yangtzeu.e.cn/mcu/jxzy/jxkj/2.ppt
這裡面，請查看一下，是PPT文件，裡面講的比較具體

Ⅵ 單片機匯編語言程序的三種基本結構

匯編語言程序有順序程序、分支程序、循環程序三種。分支結構的執行是依據一定的條件選擇執行路徑，而不是嚴格按照語句出現的物理順序。

分支結構的程序設計方法的關鍵在於構造合適的分支條件和分析程序流程，根據不同的程序流程選擇適當的分支語句。

(6)單片機基本結構擴展閱讀：

注意事項：

匯編指令不區分大小寫，目的操作數是存結果的，原操作數是被操作的。

二進制數後跟b，十六進制數後跟h，十進制數不需特殊標記。

匯編源程序中，數據不能以字母開頭，需要在前面加上0，如0a000h。

Ⅶ 單片機的基本結構

運算器由運算部件——算術邏輯單元（Arithmetic & Logical Unit，簡稱ALU）、累加器和寄存器等幾部分組成。ALU的作用是把傳來的數據進行算術或邏輯運算，輸入來源為兩個8位數據，分別來自累加器和數據寄存器。ALU能完成對這兩個數據進行加、減、與、或、比較大小等操作，最後將結果存入累加器。例如，兩個數6和7相加，在相加之前，操作數6放在累加器中，7放在數據寄存器中，當執行加法指令時，ALU即把兩個數相加並把結果13存入累加器，取代累加器原來的內容6。
運算器有兩個功能：
(1) 執行各種算術運算。
(2) 執行各種邏輯運算，並進行邏輯測試，如零值測試或兩個值的比較。
運算器所執行全部操作都是由控制器發出的控制信號來指揮的，並且，一個算術操作產生一個運算結果，一個邏輯操作產生一個判決。 控制器由程序計數器、指令寄存器、指令解碼器、時序發生器和操作控制器等組成，是發布命令的「決策機構」，即協調和指揮整個微機系統的操作。其主要功能有：
(1) 從內存中取出一條指令，並指出下一條指令在內存中的位置。
(2) 對指令進行解碼和測試，並產生相應的操作控制信號，以便於執行規定的動作。
(3) 指揮並控制CPU、內存和輸入輸出設備之間數據流動的方向。
微處理器內通過內部匯流排把ALU、計數器、寄存器和控制部分互聯，並通過外部匯流排與外部的存儲器、輸入輸出介面電路聯接。外部匯流排又稱為系統匯流排，分為數據匯流排DB、地址匯流排AB和控制匯流排CB。通過輸入輸出介面電路，實現與各種外圍設備連接。 （1）累加器A
圖1-2 單片機組成框圖
累加器A是微處理器中使用最頻繁的寄存器。在算術和邏輯運算時它有雙功能：運算前，用於保存一個操作數；運算後，用於保存所得的和、差或邏輯運算結果。
（2）數據寄存器DR
數據寄存器通過數據匯流排向存儲器和輸入/輸出設備送（寫）或取（讀）數據的暫存單元。它可以保存一條正在解碼的指令，也可以保存正在送往存儲器中存儲的一個數據位元組等等。
（3）指令寄存器IR和指令解碼器ID
指令包括操作碼和操作數。
指令寄存器是用來保存當前正在執行的一條指令。當執行一條指令時，先把它從內存中取到數據寄存器中，然後再傳送到指令寄存器。當系統執行給定的指令時，必須對操作碼進行解碼，以確定所要求的操作，指令解碼器就是負責這項工作的。其中，指令寄存器中操作碼欄位的輸出就是指令解碼器的輸入。
（4）程序計數器PC
PC用於確定下一條指令的地址，以保證程序能夠連續地執行下去，因此通常又被稱為指令地址計數器。在程序開始執行前必須將程序的第一條指令的內存單元地址（即程序的首地址）送入PC，使它總是指向下一條要執行指令的地址。
（5）地址寄存器AR
地址寄存器用於保存當前CPU所要訪問的內存單元或I/O設備的地址。由於內存與CPU之間存在著速度上的差異，所以必須使用地址寄存器來保持地址信息，直到內存讀/寫操作完成為止。
顯然，當CPU向存儲器存數據、CPU從內存取數據和CPU從內存讀出指令時，都要用到地址寄存器和數據寄存器。同樣，如果把外圍設備的地址作為內存地址單元來看的話，那麼當CPU和外圍設備交換信息時，也需要用到地址寄存器和數據寄存器。

Ⅷ 單片機原理的基本結構

1.運算器
運算器由運算部件——算術邏輯單元（Arithmetic & Logical Unit，簡稱ALU）、累加器和寄存器等幾部分組成。ALU的作用是把傳來的數據進行算術或邏輯運算，輸入來源為兩個8位數據，分別來自累加器和數據寄存器。ALU能完成對這兩個數據進行加、減、與、或、比較大小等操作，最後將結果存入累加器。例如，兩個數6和7相加，在相加之前，操作數6放在累加器中，7放在數據寄存器中，當執行加法指令時，ALU即把兩個數相加並把結果13存入累加器，取代累加器原來的內容6。
運算器有兩個功能：
(1) 執行各種算術運算。
(2) 執行各種邏輯運算，並進行邏輯測試，如零值測試或兩個值的比較。
運算器所執行全部操作都是由控制器發出的控制信號來指揮的，並且，一個算術操作產生一個運算結果，一個邏輯操作產生一個判決。
2.控制器
控制器由程序計數器、指令寄存器、指令解碼器、時序發生器和操作控制器等組成，是發布命令的「決策機構」，即協調和指揮整個微機系統的操作。其主要功能有：
(1) 從內存中取出一條指令，並指出下一條指令在內存中的位置。
(2) 對指令進行解碼和測試，並產生相應的操作控制信號，以便於執行規定的動作。
(3) 指揮並控制CPU、內存和輸入輸出設備之間數據流動的方向。
微處理器內通過內部匯流排把ALU、計數器、寄存器和控制部分互聯，並通過外部匯流排與外部的存儲器、輸入輸出介面電路聯接。外部匯流排又稱為系統匯流排，分為數據匯流排DB、地址匯流排AB和控制匯流排CB。通過輸入輸出介面電路，實現與各種外圍設備連接。
3.主要寄存器
（1）累加器A
圖1-2 單片機組成框圖
累加器A是微處理器中使用最頻繁的寄存器。在算術和邏輯運算時它有雙功能：運算前，用於保存一個操作數；運算後，用於保存所得的和、差或邏輯運算結果。
（2）數據寄存器DR
數據寄存器通過數據匯流排向存儲器和輸入/輸出設備送（寫）或取（讀）數據的暫存單元。它可以保存一條正在解碼的指令，也可以保存正在送往存儲器中存儲的一個數據位元組等等。
（3）指令寄存器IR和指令解碼器ID
指令包括操作碼和操作數。
指令寄存器是用來保存當前正在執行的一條指令。當執行一條指令時，先把它從內存中取到數據寄存器中，然後再傳送到指令寄存器。當系統執行給定的指令時，必須對操作碼進行解碼，以確定所要求的操作，指令解碼器就是負責這項工作的。其中，指令寄存器中操作碼欄位的輸出就是指令解碼器的輸入。
（4）程序計數器PC
PC用於確定下一條指令的地址，以保證程序能夠連續地執行下去，因此通常又被稱為指令地址計數器。在程序開始執行前必須將程序的第一條指令的內存單元地址（即程序的首地址）送入PC，使它總是指向下一條要執行指令的地址。
（5）地址寄存器AR
地址寄存器用於保存當前CPU所要訪問的內存單元或I/O設備的地址。由於內存與CPU之間存在著速度上的差異，所以必須使用地址寄存器來保持地址信息，直到內存讀/寫操作完成為止。
顯然，當CPU向存儲器存數據、CPU從內存取數據和CPU從內存讀出指令時，都要用到地址寄存器和數據寄存器。同樣，如果把外圍設備的地址作為內存地址單元來看的話，那麼當CPU和外圍設備交換信息時，也需要用到地址寄存器和數據寄存器。