❶ 為什麼說單片機加上拉電阻能增大驅動
你在追問里寫到：「如果是輸出低電平，那麼經過上拉電阻的電流也會流入單片機埠，那麼單片機的吸收電流比不接時不是反而更小」，這句話我認為是正確的。首先明確一下兩個名詞：拉電流、吸收電流。拉電流：高電平時從單片機里流向負載的最大電流。暫且稱之為高電平驅動能力。吸收電流：低電平時從負載流向單片機的最大電流。暫且稱之為低電平驅動能力。單片機提供拉電流的大小主要取決於I/O口的晶體管導通電阻的大小和晶體所能承受的最大功率，這兩樣都是不變的，增加上拉電阻能增加拉電流（把電阻也看作單片機的一部分），也就是增加了驅動能力。驅動能力能增加多少取決於上拉電阻的大小和上拉電阻所接的電壓大小。但上拉電阻不但不能增加吸收電流，反而會減小灌電流，原因跟你寫的一致。不過單片機的拉電流要比吸收電流大的多，增加上拉電阻對吸收電流影響不是很大，除非電阻阻值非常小。所以，准確的說法是：上拉電阻能增加高電平時的驅動能力，但會減小低電平時的驅動能力。
❷ 單片機IO 為低電平時有電流嗎
當電路有迴路且有電壓差時，就可以產生電流。
大部分單片機都是低電平時，具有較強的吸收電流能力，而高電平是輸出電流能力較弱。
舉例：
IO口接一個較小的限流電阻和一個LED到電源，這樣，IO口輸出低電平時，單片機可以吸收較大的電流，LED亮度較高。
IO口接一個較小的限流電阻和一個LED到地，這樣，IO口輸出高電平時，單片機只能輸出較小的電流，LED亮度較低，甚至不能點亮。
❸ 關於51單片機IO口驅動能力的問題
51單片機IO口為集電極上拉輸出方式，高電平輸出電流等於上拉電阻的電流，這個電流比較小，低電平輸出是內部晶體管吸收的電流，最大可以達到10mA，但是整個埠的總電流不能超過24mA。
電平低於0.7V就是低電平，高於1.8V就是高電平。在這個之間不確定。
❹ uln2803為什麼會將單片機的輸出口電平拉低到1v以下
ULN2803內部為達林頓三極體結構。也就是復合三極體結構。
一般單片機驅動外圍器件的埠都會上拉一個4.7K或者以上的電阻。單片機本身並不會輸出較大的電流。大部分的電流隱搏嘩來銀凱自這個上拉電阻。
當單片機輸出高電平的時候，其實是單片機內部的三極體或者場效應管截灶行止。然後，原來被吸收的電流會流向ULN2803。因為內部是三極體，所以此時的電路可以等效為最基本的三極體驅動電路。也就是電源經過限流電阻送至三極體的基極。因為三極體內部PE結的鉗制，導致反應到外部的現象就是單片機的埠電壓降低到1V以下。
❺ 在單片機中，什麼是漏電流、灌電流
在單片機中，漏電流指的是I/O口（高電平）向外輸出的電流，灌電流則相反，指的是I/O口向單片機流入的電流(低電平)。
❻ stm8單片機引腳帶HS或T和什麼都不帶的區別是什麼
H是高灌入電流，可以吸收電流最大20mA,可用作推挽輸出，比如可以直接點亮數碼管。什麼都不帶的用作輸出時電流比較小，約10mA,一般可用作電平輸入和AD輸入腳。帶T的是開漏輸出（open-drain），基本用於IIC匯流排腳，不能輸出高電平也不能輸入上拉，高電平是由外部信號決定的。
❼ 單片機弱上拉輸出和推挽輸出的區別是什麼
推挽輸出:可以輸出高,低電平,連接數字器件；推挽結構一般是指兩個三極體分別受兩互補信號的控制,總是在一個三極體導通的時候另一個截止
開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).
上拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需 要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC（集電極開路）門電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通 路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
1. 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意 兩者之間的均衡。
2． 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電 路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電 阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電 阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的
OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100uA,設輸出口驅動電流約500uA，標准工作電壓是5V，輸入口的高低電平門限為0.8V(低於此值為低電平)；2V(高電平門限值)。
選上拉電阻時：500uA x 8.4K= 4.2即選大於8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA
200uA x15K=3V
即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流喂給了級聯的輸入口，高於低電平門限值就不可靠了） 在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
=========================
上拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。
5、晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括:
1、從節約功耗及晶元的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
1．驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2．下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3．高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4．頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100uA,設輸出口驅動電流約500uA，標准工作電壓是5V，輸入口的高低電平門限為0.8V(低於此值為低電平)；2V(高電平門限值)。
選上拉電阻時：
500uAx8.4K=4.2即選大於8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA
200uAx15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列
設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流喂給了級聯的輸入口，高於低電平門限值就不可靠了）
在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1.電阻作用：
l接電組就是為了防止輸入端懸空
l減弱外部電流對晶元產生的干擾
l保護cmos內的保護二極體,一般電流不大於10mA
l上拉和下拉、限流
l1.改變電平的電位，常用在TTL-CMOS匹配
2.在引腳懸空時有確定的狀態
3.增加高電平輸出時的驅動能力。
4、為OC門提供電流
l那要看輸出口驅動的是什麼器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。
l如果有上拉電阻那它的埠在默認值為高電平你要控制它必須用低電平才能控制如三態門電路三極體的集電極，或二極體正極去控制把上拉電阻的電流拉下來成為低電平。反之，
l尤其用在介面電路中,為了得到確定的電平,一般採用這種方法,以保證正確的電路狀態,以免發生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅動,必須設置初始狀態.防止直通!
2、定義：
l上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
l上拉是對器件注入電流，下拉是輸出電流
l弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
l對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
3、為什麼要使用拉電阻：
l一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發後回到原狀態，必須在IC外部另接一電阻。
l數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
l一般說的是I/O埠，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O埠的輸出類似與一個三極體的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該埠正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：
比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。
l上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的。