编译器译码器及其应用

❶ 日常生活中常见的显示译码器有哪些

日常生活中常见的显示译码器有：变量译码器、码制变换译码器、显示译码器。

在数字系统中，译码器的功能是将一种数码变换成另一种数码。译码器的输出状态是其输入变量各种组合的结果。译码器的输出既可以用于驱动或控制系统其他部分，也可驱动显示器，实现数字、符号的显示。

(1)编译器译码器及其应用扩展阅读：

数字电路中，译码器（如n线－2n线BCD译码器）可以担任多输入多输出逻辑门的角色，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。输入使能信号必须接在译码器上使其正常工作，否则输出将会是一个无效的码字。译码在多路复用、 七段数码管和内存地址译码等应用中是必要的。

译码器可以由与门或与非门来负责输出。若使用与门，当所有的输入均为高电平时，输出才为高电平，这样的输出称为“高电平有效”的输出；若使用与非门，则当所有的输入均为高电平时，输出才为低电平，这样的输出称为“低电平有效”的输出。

❷ 编码器与显示译码器的应用，数码管0-7除了6其他数字都显示正常，6最上面一横不亮，为什么用的74

74LS47这个译码器，左下方有三个低电平输入有效的端口（逻辑符号上画圆圈说明低电平有效），应该输入低电平，即接地，而不是接高电平（VCC）。

❸ 译码器的作用

译.码.器是.用.来.翻.译.地.址.指.令.的，比.如.我.给.你.一.个.地.址.1000 0000，它.是.由.八.根.地.址.线.给.予的信.号，你如.何将.这八.根地.址线.所.表.达.的.地.址.给.找.出.来.呢..？你需.要.将.这八.根.线变.成.一.根.与.1000 0000.指定.地址.相.连.的.数.据.线.吧.？译.码.器.就.是起.到这个功能
当然，这只是,粗,略,的,讲,解,，实,际,如果,,是,将,八,根,线变,成对,应,一,根,线,，那,么,译,码器.将.有.八..个输.入..端.，2.的.八.次.方.，.也即..2.5.6.根输.出.（.因.为.有.八.根.地.址.线..对.应.2.5.6个.地.址.）..。而.实.际.我.们.所.看.到.的.译.码.器.，比如74138，只.有.6个.输.入.端，.8.个输.出端.（输入.端有.3.根.只.是用.来.搞.固..定输.入.的.，不涉.及0.1.变.换，.是0.就只能.输入0.，是1.只.能输.入.1，.依.据输.入.端.代.号.上.有无.“.非.”.来.判.断.。实.际.起.作用.的.只.是.下.面3.个.输.入.端.，.所.以有.2.的.3.次.方.也.即8.个.输.出.端.）.，这.是.由于.地.址.线.有.部.分已.经.和.存.储.器.相连.接.了.。 .
汗，不知.不.觉说.这.么.多了.。.精.力.有.限，.只.给.你.讲..这.么多.了.。.关于组.成.原理.，.有兴.趣.的.话.建.议.买.本.浙.大.学.长.出的.计.算.机.组.成.原理.高.分.笔.记.看.看.，内.容.平.时.易懂.，.虽.是.针对.考.研.生.的，.但.一点.也.不.难..。淘..宝.上.有.卖，.别.的.地方.没.有
PS：你.没.给悬.赏.我.都.打.了.这.么.多字.，.别忘.了选.我.就是.了
靠！.说.我内.容.里.有.敏.感.词！.见.谅.，.我.找.不.到敏.感.词.在.哪.儿，.又.不.忍.心辛.苦.打.出.的.内容.白.费.，.中间.隔.了.很.多小.点.！.很.愤.怒！

❹ 译码器的作用是什么

作用：译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

1、译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。

2、译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。

3、二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码。

4、代码转换译码器，是从一种编码转换为另一种编码。

5、显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。

(4)编译器译码器及其应用扩展阅读：

1、74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

2、检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。

3、7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。

❺ 解释器与编译器的区别

编译器是把源程序的每一条语句都编译成机器语言,并保存成二进制文件,这样运行时计算机可以直接以机器语言来运行此程序,速度很快;而解释器则是只在执行程序时,才一条一条的解释成机器语言给计算机来执行,所以运行速度是不如编译后的程序运行的快的.这是因为计算机不能直接认识并执行我们写的语句,它只能认识机器语言(是二进制的形式)

❻ 编译器的历史

20世纪50年代，IBM的John Backus带领一个研究小组对FORTRAN语言及其编译器进行开发。但由于当时人们对编译理论了解不多，开发工作变得既复杂又艰苦。与此同时，Noam Chomsky开始了他对自然语言结构的研究。他的发现最终使得编译器的结构异常简单，甚至还带有了一些自动化。Chomsky的研究导致了根据语言文法的难易程度以及识别它们所需要的算法来对语言分类。正如Chomsky架构（Chomsky Hierarchy），它包括了文法的四个层次：0型文法、1型文法、2型文法和3型文法，且其中的每一个都是其前者的特殊情况。2型文法（或上下文无关文法）被证明是程序设计语言中最有用的，而且今天它已代表着程序设计语言结构的标准方式。分析问题（parsing problem，用于上下文无关文法识别的有效算法）的研究是在60年代和70年代，它相当完善的解决了这个问题。它已是编译原理中的一个标准部分。
有限状态自动机（Finite Automation）和正则表达式（Regular Expression）同上下文无关文法紧密相关，它们与Chomsky的3型文法相对应。对它们的研究与Chomsky的研究几乎同时开始，并且引出了表示程序设计语言的单词的符号方式。
人们接着又深化了生成有效目标代码的方法，这就是最初的编译器，它们被一直使用至今。人们通常将其称为优化技术（Optimization Technique），但因其从未真正地得到过被优化了的目标代码而仅仅改进了它的有效性，因此实际上应称作代码改进技术（Code Improvement Technique）。
当分析问题变得好懂起来时，人们就在开发程序上花费了很大的功夫来研究这一部分的编译器自动构造。这些程序最初被称为编译器的编译器（Compiler-compiler），但更确切地应称为分析程序生成器（Parser Generator），这是因为它们仅仅能够自动处理编译的一部分。这些程序中最着名的是Yacc（Yet Another Compiler-compiler），它是由Steve Johnson在1975年为Unix系统编写的。类似的，有限状态自动机的研究也发展了一种称为扫描程序生成器（Scanner Generator）的工具，Lex（与Yacc同时，由Mike Lesk为Unix系统开发）是这其中的佼佼者。
在20世纪70年代后期和80年代早期，大量的项目都贯注于编译器其它部分的生成自动化，这其中就包括了代码生成。这些尝试并未取得多少成功，这大概是因为操作太复杂而人们又对其不甚了解。
编译器设计最近的发展包括：首先，编译器包括了更加复杂算法的应用程序它用于推断或简化程序中的信息；这又与更为复杂的程序设计语言的发展结合在一起。其中典型的有用于函数语言编译的Hindley-Milner类型检查的统一算法。其次，编译器已越来越成为基于窗口的交互开发环境（Interactive Development Environment，IDE）的一部分，它包括了编辑器、连接程序、调试程序以及项目管理程序。这样的IDE标准并没有多少，但是对标准的窗口环境进行开发已成为方向。另一方面，尽管在编译原理领域进行了大量的研究，但是基本的编译器设计原理在近20年中都没有多大的改变，它正迅速地成为计算机科学课程中的中心环节。
在20世纪90年代，作为GNU项目或其它开放源代码项目标一部分，许多免费编译器和编译器开发工具被开发出来。这些工具可用来编译所有的计算机程序语言。它们中的一些项目被认为是高质量的，而且对现代编译理论感兴趣的人可以很容易的得到它们的免费源代码。
大约在1999年，SGI公布了他们的一个工业化的并行化优化编译器Pro64的源代码，后被全世界多个编译器研究小组用来做研究平台，并命名为Open64。Open64的设计结构好，分析优化全面，是编译器高级研究的理想平台。
编译器相关专业术语: 1. compiler编译器；编译程序 2. on-line compiler 连线编译器 3. precompiler 预编译器 4. serial compiler 串行编译器 5. system-specific compiler 特殊系统编译器 6. Information Presentation Facility Compiler 信息展示设施编译器 7. Compiler Monitor System 编译器监视系统

❼ 简述显示译码器控制端的功能及使用方法

数字电子技术基础课程设计（一）——电子钟
数字电子技术基础
课程设计
电子秒表
一．设计目的：
1、了解计时器主体电路的组成及工作原理;
2、熟悉集成电路及有关电子元器件的使用;
3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
二．设计任务及说明：
电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、、振荡器、译码器和驱动等电路，能够对秒以下时间单位进行精确记时，具有清零、启动计时、暂停计时及继续计时等控制功能。
设计一个可以满足以下要求的简易秒表
1.秒表由5位七段LED显示器显示，其中一位显示“min”,四位显示“s”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒；
2.具有清零、启动计时、暂停计时及继续计时等控制功能；
3.控制开关为两个：启动（继续）/暂停记时开关和复位开关
三．总体方案及原理:
电子秒表要求能够对时间进行精确记时并显示出来,因此要有时钟发生器,记数及译码显示,控制等模块,系统框图如下:
时钟发生器 记数器 译码器
显示器
控制器
图1.系统框图
其中：
(1)时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲;
(2)记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制;
(3)译码器：对脉冲记数进行译码输出到显示单元中；
(4)显示器：采用5片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；
(5)控制器：控制电路是对秒表的工作状态（记时开始/暂停/继续/复位等）进行控制的单元，可由触发器和开关组成。
四．单元电路设计，参数计算和器件选择：
1.时钟发生单元
时钟发生器可以采用石英晶体震荡产生100HZ时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，切构造简单，采用555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。
因输出要求为100HZ的，选择占空比为55%，可根据

T=（ ）Cln2=0.01
可选择的电阻进行连接可在输出端3获得频率为100HZ的矩形波信号，即T=0.01S的时钟源，当基本RS触发器Q＝1时，门5开启，此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。

图2.时钟发生器555定时器构成的多谐振荡器
2.记数单元

记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图3所示，555定时器构成的多谐振荡器作为计数器①的时钟输入。计数器①及计数器②接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.01～0.09秒；0.1～0.9秒计时，计数器②及计数器③，计数器③和计数器④也接成8421码十进制形式，计数器④和计数器⑤接成60进制的形式，实现秒对分的进位。
集成异步计数器74LS90简介
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图3为74LS90引脚排列，表1为功能表。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，
则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，
则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a) 异步清零
当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。
b) 置9功能
当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。
图3.74LS90引脚排列（下）

输 入 输 出 功 能
清 0 置 9 时 钟 QD QC QB QA
R0(1)、R0(2) S9(1)、S9(2) CP1 CP2
1 1 0
× ×
0 × × 0 0 0 0 清 0
0
× ×
0 1 1 × × 1 0 0 1 置 9
0 ×
× 0 0 ×
× 0 ↓ 1 QA 输 出 二进制计数
1 ↓ QDQCQB输出 五进制计数
↓ QA QDQCQBQA输出8421BCD码 十进制计数
QD ↓ QAQDQCQB输出5421BCD码 十进制计数
1 1 不 变 保 持

表1 .74LS90功能表
10秒到分位的6进制位可在十进制的基础上将QB、QC连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至R0(1)，即当记数为6或有置零信号是均置零，如图4所示。

图4 .74ls90组成的6进制记数器
3 .译码显示单元
74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示. 显示器用 LC5011-11 共阴极LED显示器.(注：在multisim中仿真可以用译码显示器DCD_HEX代替译码和显示单元)。

图5. 74LS248管脚图
4 .控制单元
（1） 启动（继续）/暂停记时开关
采用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关B（接地），则门1输出 ＝1；门2输出Q＝0，K2复位后Q、状态保持不变。再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。由1变0，送出负脉冲，启动单稳态触发器工作。
（2） 清零开关
通过开关对每个计数器的R0(2)给以高电平能实现系统的清零。
五：在MULTISIM中进行仿真
将各个芯片在MULTISIM8中连接并进行仿真，仿真如图6所示，结果正确。
六：设计所需元件
555触发器一片，74ls90五片，74ls248五片，LC5011-11 共阴极LED显示器五片，
电容、电阻若干。
七：设计心得
本次课程设计对数字电子技术有了更进一步的熟悉，实际操作和课本上的知识有很大联系，但又高于课本，一个看似很简单的电路，要动手把它设计出来就比较困难了，因为是设计要求我们在以后的学习中注意这一点，要把课本上所学到的知识和实际联系起来，同时通过本次电路的设计，不但巩固了所学知识，也使我们把理论与实践从真正意义上结合起来，增强了学习的兴趣，考验了我们借助互联网络搜集、查阅相关文献资料，和组织材料的综合能力。

❽ 译码的过程是

译码是编码的逆过程，同时去掉比特流在传播过程中混入的噪声。利用译码表把文字译成一组组数码或用译码表将代表某一项信息的一系列信号译成文字的过程称之为译码。译码器是电子技术中的一种多输入多输出的组合逻辑电路，负责将二进制代码翻译为特定的对象（如逻辑电平等），功能与编码器相反。译码器一般分为通用译码器和数字显示译码器两大类。 数字电路中，译码器（如n线－2n线BCD译码器）可以担任多输入多输出逻辑门的角色，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。输入使能信号必须接在译码器上使其正常工作，否则输出将会是一个无效的码字。译码在多路复用、七段数码管和内存地址译码等应用中是必要的。

假设编码序列为（ Λ） 1 2,m m m C = c c ，经过信道传输，接收端收到的信号为R （模拟信号或数字信号，取决于对信道的定义），那么接收端会顺理成章地在所有可能的码序列中寻找条件概率P(C R) m 最大的一个，认为它是最可能的发送序列。即：

C~ Arg{MAX P(C R)} m C mm=这种判决准则称为最大后验概率准则 (MAP）。

算法
viterbi译码算法是一种卷积码的解码算法。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。（2<<(N-1））。所以viterbi译码一般应用在约束长度小于10的场合中。

算法规定t时刻收到的数据都要进行64次比较，就是64个状态每条路有两条分支（因为输入0或1），同时，跳传到不同的两个状态中去，将两条相应的输出和实际接收到的输出比较，量度值大的抛弃（也就是比较结果相差大的），留下来的就叫做幸存路径，将幸存路径加上上一时刻幸存路径的量度然后保存，这样64条幸存路径就增加了一步。在译码结束的时候，从64条幸存路径中选出一条量度最小的，反推出这条幸存路径（叫做回溯），得出相应的译码输出

❾ 译码器的应用

在译码器基础中，解释了完全译码器（n-2 n ）的基本工作原理，即：当使能端有效时：

除了完全译码器之外，还有4-10线译码器，七段显示译码器，相对也比较简单，这里简单进行介绍：

对应的真值表如下图所示：

译码器主要用于地址译码、指令译码以及逻辑表达式表示。下面重点解释如何内存寻址以及如何表达逻辑表达式。

在 组合电路、时序电路在计算机课程中的地位 一文中，说明了可执行程序的执行流程，其中的程序计数器（Program Counter，简称PC）中保存了CPU将要执行的指令，那如何在内存中定位到那条指令所在的内存地址呢？（重点理解：这是硬件实现，我们要用组合电路寻址）。

下图描述了早期8086的内存寻址方式。（计算机中用三类总线：数据总线、地址总线、控制总线进行数据传输，数据总线用于传输数据，地址总线用于传输地址，控制总线用于传输控制信号。三类总线用于在IO、内存、CPU以及外设之间进行数据传输；每一块内存中有rd、wr、adder、cs和data几个输入输出，其中的rd表示读内存，wr表示写内存，adder下文中解释，cs（chip select）表示片选，data用于内存和总线之间数据的传输）

在8086机器中，内存只有4KB（受限于当时的生产工艺，4KB内存由4块1KB的内存块组成），用12位二进制串表示地址。对于每一块1KB的内存，其寻址范围为[00 0000 0000~11 1111 1111]，为了对4块内存都进行寻址，一般思路为：共享低10位（A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 ）的内存地址，高两位用A 11 A 10 来进行控制，使其满足：

在译码器中，如果使能端有效，其对应的输入输出之间的关系为：

比较敏感的童鞋很容易发现，译码器和最小项存在关系。对于任何的逻辑表达式，都可以用最小项表示，如F (A,B,C) =m 2 +m 3 +m 4 +m 5 +m 7 。

根据/Y i = !m i ，可以进一步将F (A,B,C)表示成：

此时，将3-8译码器的输出/Y 2 ，/Y 3 ，/Y 4 ，/Y 5 和/Y 7 接入一个与非门，即可表示上面的逻辑表示式 F (A,B,C) ，其对应的电路图如下图所示：

在上例的基础上，如何用74LS138译码器实现一个全减器呢？在设计之前，需要先明确减法器的功能，其真值如下图所示：

全减器中，C i-1 表示来自低位的借位，C i 表示向高位的借位，F i 表示本位的计算值。

根据真值表，很容易得到：

上述的F i 和C i 已经映射到74LS138的输出端口，将输出端口接入与非门，即可完成全减器，其对应的电路图如下图所示：

从上面两个例子看出，译码器虽然简单，但是其用法却多种多样，可以从不同的角度灵活使用译码器完成特定的功能。总体而言，对于译码器级联用法，通常都是共享低位的数据输入，用高位的数据输入控制译码器的使能信号（当然，最好分析的时候先就把预期的输出编号）；对于逻辑表达式，要充分认识最小项和译码器的输出之间的关系，通过这种关系，利用译码器和少量的其它与、或、非等们组合得到完成预期功能的电路。