Ⅰ 如何在VIVADO中编译仿真库
1、选择vivado菜单“Tools”——>“Compile Simulation Libraries...”命令。
2、在弹出的对话框中设置器件库编译参数，仿真工具“Simulator”选为ModelSim，语言“Language”、库“Library”、器件家族“Family”都为默认设置All（当然也可以根据自己的需求进行设置），然后在“Compiled library location”栏设置编译器件库的存放路径，这里选择新建的vivado2014_lib文件夹，此外在“Simulator executable path”栏设置Modelsim执行文件的路径，其他参数默认。
3、设置好参数后点击“Compile”按钮开始器件库的编译。
4、器件库编译结束后给出编译报告，从报告中看出0个警告和0个错误。
5、打开vivado2014_lib文件夹，便可以看到已经产生了器件库。
Ⅱ 我的Vivado的LICENSE是不是有问题，为什么编译的时候说这个东西
程序没有问题，那是你的授权代码有问题
就是软件授权代码要求更新，不用管它，以后编C语言不要在意警告，只要没错就OK，只要没错又能出效果那就可行，没错又没效果再看警告
Ⅲ Vivado的debug core怎么用
以横条广告为例的广告插入实现，插屏广告同理，积分墙广告待续。工具/原料SDK方法/步骤注册下载SDK创建项目，创建完成项目后、将会得到应用ID、应用密钥这两个字符串：将下载下来的库添加到本地项目中，选择选项：其次添加依赖框架、这步很重要，所要添加的依赖框架框架：AdSupport.frameworkSecurity.frameworkStoreKit.frameworkImageIO.frameworkMapKit.frameworkQuartzCore.frameworkSystemConfiguration.frameworkCoreTelephony.frameworkCoreGraphics.framework添加完成、编译.最后代码实现显示横幅广告这里需要做3件事：1）首先要到AppController.mm中初始化代理2）调用initQuMiGuangGao初始化方法3）显示广告横幅将所要现实的那个.cpp文件改成.mm文件在.mm文件中把头文件包含进来
Ⅳ vivado编译路径过长的问题怎么解决
error.log在nginx.conf里面重新指定，就固定设置在/tmp吧，linux基本都有的位置其它几个temp要在编译时指定，如--http-client-body-temp-path=/tmp/client_body_temp--http-proxy-temp-path=/tmp/proxy_temp--http-fastcgi-temp-path=/tmp/fastcgi_temp
Ⅳ vivado 增量编译 用哪个dcp
程序没有问题，那是你的授权代码有问题就是软件授权代码要求更新，不用管它，以后编C语言不要在意警告，只要没错就OK，只要没错又能出效果那就可行，没错又没效果再看警告
Ⅵ 如何调用vivado中的fifo
建议还是在vivado里调用modelsim比较省事,在外边编译vivado的库文件很麻烦,跟AE反反复复搞了好久才搞定.【在Jephen(Jephen)的大作中提到:】:刚刚使用vivado还不太熟悉。:安装了vivado2014.4，使用vivado生成了一个FIFO。在vivado中编译仿真库后发现不像之前一样有Xilinxcorelib这个库了。也就没有IP对应的仿真库了。那我怎么使用modelsim独立仿真IP，也就是不在vivado中调用modelsim？
Ⅶ vivado和quartus中的verilog的语法格式一样吗
verilog是一致的,只是不同编译器可以综合的verilog语句有差异.
Ⅷ vivado 修改了xdc文件需要重新编译综合吗
vivado 修改了xdc文件需要重新编译综合
Vivado Logic Analyzer的使用
chipscope中，通常有两种方法设置需要捕获的信号。
1.添加cdc文件，然后在网表中寻找并添加信号
2.添加ICON、ILA和VIO的IP Core
第一种方法，代码的修改量小，适当的保留设计的层级和网线名，图形化界面便于找到
需要捕获的信号。
第二种方法，对代码的改动量大一些，同时需要熟悉相关IP的设置，优点是，可以控制
ICON,并调用VIO。
与之类似，Vivado也有着两种方法进行设置。
1.在综合后的网表中寻找相关信号，右键点开菜单，然后设置mark debug
2.添加ILA，VIO的IP Core
第一种方法与chipscope的第一种方法极为类似：
1.都需要综合后才能设置；
2.都需要保留一定的设计层级或者网线名来便于寻找信号；
3.并非所有信号都可以被捕获，不能捕获的信号，chipscope中是显示为灰色，vivado
中是没有mark debug的选项在右键菜单中；
第二种方法就更为类似了，vivado可以兼容ISE的IP，所以可以直接调用chipscope的相
关IP，调试时也只是用Chipscope，另外可以使用Vivado自己的ILA IP，来进行设计，
但最大的问题是Vivado不提供ICON的IP以供选择，进一步埋没了ICON的地位。
另外，早起的Vivado IP Catalog提供Chipscope的ICON、ILA和VIO IP Core可以选择，目前已经取消了这些IP，只支持Vivado自己的ILA/VIO IP Core。
这里提供一个非常简单的设计代码，用于Vivado Logic Analyzer的研究。
Ⅸ vivado编译LED灯程序总是报错
AR# 53028
2012.x Vivado - "ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Description
Solution
Linked Answer Records
Description
I have a design in the Vivado tool which I want to run a behavioral simulation with different parameters. For this task, I have created some simulation runs with different names as follows:
"sim1 model_PCIe"
"sim2"
"sim3(model_GTX)"
However, when I attempt to run the simulation, the following error appears:
"ERROR: [Common 17-39] 'launch_xsim' failed e to earlier errors"
Why does this occur?
Solution
This is a known issue that occurs in Vivado when a simulation run that contains blank or empty spaces in the name is executed.
In this case, for the run "sim1 model_PCIe"
To avoid this problem, remove the spaces as follows: "sim1_model_PCIe".
This issue is fixed in the Vivado 2013.1 tool.