linuxmakefile编译教程

❶ 在linux系统中编程序，makefile是怎么生成的，是通过GCC或GDB编译联接生成的吗

这位朋友我看是有点误解了makefile的做用。makefile 是一个脚本，由他来控制编译出的程序的版本。当你改写了原文件后，通过makefile 来检查依赖关系，来生成最终的文件。比如一个程序叫a 他的源码叫a.c

a.c 又用到头文件a.h ，a.h是1.h和2.h生成的

如果你改写了1.h，通过编写makefile文件。make时会调用makefile来依此按依赖关系生成最后的a

所以说编译时程序并不知道生成a都用到什么。怎么可能自己生成呢。

makefile是要你自己编写的，来告诉make来如何编译。make工具就相当于一个脚本。

❷ Linux平台Makefile文件的编写基础篇

目的：
基本掌握了 make 的用法，能在Linux系统上编程。
环境：
Linux系统，或者有一台Linux服务器，通过终端连接。一句话：有Linux编译环境。
准备：
准备三个文件：file1.c, file2.c, file2.h
file1.c:
#include
#include "file2.h"
int main()
{
printf("print file1$$$$$$$$$$$$ ");
File2Print();
return 0;
}

file2.h:

#ifndef FILE2_H_
#define FILE2_H_

#ifdef __cplusplus

extern "C" {

#endif

void File2Print();

#ifdef __cplusplus

}

#endif

#endif

file2.c:
#include "file2.h"
void File2Print()
{
printf("Print file2********************** ");
}

基础：
先来个例子：
有这么个Makefile文件。（文件和Makefile在同一目录）
=== makefile 开始 ===
helloworld:file1.o file2.o
gcc file1.o file2.o -o helloworld

file1.o:file1.c file2.h
gcc -c file1.c -o file1.o

file2.o:file2.c file2.h

gcc -c file2.c -o file2.o

clean:

rm -rf *.o helloworld

=== makefile 结束 ===

一个 makefile 主要含有一系列的规则，如下：
A: B
(tab)
(tab)

每个命令行前都必须有tab符号。

上面的makefile文件目的就是要编译一个helloworld的可执行文件。让我们一句一句来解释：

helloworld : file1.o file2.o： helloworld依赖file1.o file2.o两个目标文件。

gcc File1.o File2.o -o helloworld： 编译出helloworld可执行文件。-o表示你指定 的目标文件名。

file1.o : file1.c： file1.o依赖file1.c文件。

gcc -c file1.c -o file1.o： 编译出file1.o文件。-c表示gcc 只把给它的文件编译成目标文件， 用源码文件的文件名命名但把其后缀由“.c”或“.cc”变成“.o”。在这句中，可以省略-o file1.o，编译器默认生成file1.o文件，这就是-c的作用。

file2.o : file2.c file2.h
gcc -c file2.c -o file2.o

这两句和上两句相同。

clean:

rm -rf *.o helloworld

当用户键入make clean命令时，会删除*.o 和helloworld文件。

如果要编译cpp文件，只要把gcc改成g++就行了。

写好Makefile文件，在命令行中直接键入make命令，就会执行Makefile中的内容了。

到这步我想你能编一个Helloworld程序了。

上一层楼：使用变量

上面提到一句，如果要编译cpp文件，只要把gcc改成g++就行了。但如果Makefile中有很多gcc，那不就很麻烦了。

第二个例子：

=== makefile 开始 ===
OBJS = file1.o file2.o
CC = gcc
CFLAGS = -Wall -O -g

helloworld : $(OBJS)
$(CC) $(OBJS) -o helloworld

file1.o : file1.c file2.h
$(CC) $(CFLAGS) -c file1.c -o file1.o

file2.o : file2.c file2.h
$(CC) $(CFLAGS) -c file2.c -o file2.o

clean:

rm -rf *.o helloworld
=== makefile 结束 ===

这里我们应用到了变量。要设定一个变量，你只要在一行的开始写下这个变量的名字，后 面跟一个 = 号，后面跟你要设定的这个变量的值。以后你要引用 这个变量，写一个 $ 符号，后面是围在括号里的变量名。

CFLAGS = -Wall -O –g，解释一下。这是配置编译器设置，并把它赋值给CFFLAGS变量。

-Wall： 输出所有的警告信息。

-O： 在编译时进行优化。

-g： 表示编译debug版本。

这样写的Makefile文件比较简单，但很容易就会发现缺点，那就是要列出所有的c文件。如果你添加一个c文件，那就需要修改Makefile文件，这在项目开发中还是比较麻烦的。

再上一层楼：使用函数

学到这里，你也许会说，这就好像编程序吗？有变量，也有函数。其实这就是编程序，只不过用的语言不同而已。

第三个例子：

=== makefile 开始 ===
CC = gcc

XX = g++
CFLAGS = -Wall -O –g

TARGET = ./helloworld

%.o: %.c

$(CC) $(CFLAGS) -c lt; -o [email protected]

%.o:%.cpp

$(XX) $(CFLAGS) -c lt; -o [email protected]

SOURCES = $(wildcard *.c *.cpp)
OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SOURCES)))

$(TARGET) : $(OBJS)
$(XX) $(OBJS) -o $(TARGET)

chmod a+x $(TARGET)

clean:

rm -rf *.o helloworld
=== makefile 结束 ===

函数1：wildcard

产生一个所有以 '.c' 结尾的文件的列表。

SOURCES = $(wildcard *.c *.cpp)表示产生一个所有以 .c，.cpp结尾的文件的列表，然后存入变量 SOURCES 里。

函数2：patsubst

匹配替换，有三个参数。第一个是一个需要匹配的式样，第二个表示用什么来替换它，第三个是一个需要被处理的由空格分隔的列表。

OBJS = $(patsubst %.c,%.o,$(patsubst %.cc,%.o,$(SOURCES)))表示把文件列表中所有的.c,.cpp字符变成.o，形成一个新的文件列表，然后存入OBJS变量中。

%.o: %.c

$(CC) $(CFLAGS) -c lt; -o [email protected]

%.o:%.cpp

$(XX) $(CFLAGS) -c lt; -o [email protected]

这几句命令表示把所有的.c,.cpp编译成.o文件。

这里有三个比较有用的内部变量。 [email protected] 扩展成当前规则的目的文件名， lt; 扩展成依靠 列表中的第一个依靠文件，而 $^ 扩展成整个依靠的列表（除掉了里面所有重 复的文件名）。

chmod a+x $(TARGET)表示把helloworld强制变成可执行文件。

❸ 如何在linux下写makefile

Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作。而makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。

make命令的选项与参数

然后就完了。

❹ linux下怎么编辑makefile文件！求助！！！！！！！！！！！

./configure --help可以查看帮助文档，根据自己的需求写各参数设置，执行./configure生成定制的makefile文件。
比如，apache源代码安装
./configure --prefix=/export/apache
安装目录在/export/apache

❺ 使用linux编程怎么写makefile

Makefile语法基础
在Linux下，自动化编译工具是通过make命令来完成的（一些工具厂商也提供了它们自己的make命令，如gmake等），make命令的基本格式如下：
make
[-f
makefile]
[label]
它可以通过-f参数指定输入文件，当省略-f参数时，默认输入文件名为Makefile，由于我们通常不用这个-f参数，往往就用默认的Makefile文件名。
Makefile是一个文本文件，它是基于一定的语法规则的，它的基本执行规则定义如下：
target
:
[prerequisites]
command
target
标签，用于标志当前构建的规则，它也可以是文件。
prerequisites
依赖项，在构建该标签的时候先执行的规则
command
make需要执行的命令。（任意的Shell命令）
注意：Makefile的target是顶格写的，而Command需要加一个Tab键。我这里为了排版看起来舒服点，每一行都多加了一个Tab键，如果要使用本文的Makefile示例，请去掉各行的第一个Tab键，否则make的时候报错。
例如，我们编写一个简单的Makefile：
clean:
@echo
"clean"
all:
@echo
"all"
当我们直接执行make命令的时候，输出如下：
tianfang
>
make
clean
tianfang
>
make
all
all
tianfang
>
make
clean
clean
从中我们可以看到：默认情况下构建第一个标签。可以通过在命令行参数中通过参数构建指定标签。

❻ 在linux下怎么makefile

Linux系统下makefile的作用把编写好的源文件进行编译与链接，makefile的基本格式如下：

target…
：prerequisite…
(Tab键)command
#格式解释
target:生成的目标文件，可以是可执行文件，也可以是中间目标文件
prerequisite:生成target所需要的文件
command:make需要的执行命令，一般是编译与链接的命令，命令前面必须要有Tab键才能有效果

makefile的简单例子（用的Ubuntu11.10）：

gcc–chello.c：编译command目录下的hello.c源文件，编译之后会生成hello.o中间文件。
rm：删除command目录下的hello.o与exe.out文件
./exe.out：输出exe.out可执行文件，hello.c中写的是HelloWorld!
make：make命令与makeexe命令执行的效果是一样的。

❼ LINUX下makefile文件的编写

INC_PATH:=-I./include/
LIB_PATH:=-L./lib/
LIBS:=$(LIB_PATH)-lerr-larm
CC:=gcc
LD:=gcc
CFLAGS:=-O2-Wall$(INC_PATH)
SRC_PATH:=./source
SOURCE:=$(SRC_PATH)/a.c
$(SRC_PATH)/b.c
$(SRC_PATH)/c.c
TARGET:=target
OBJS:=a.ob.oc.o
$(TARGET):$(OBJS)
$(LD)-O2-o$(TARGET)$(OBJS)$(LIBS)
a.o:$(SRC_PATH)/a.c
$(CC)$(CFLAGS)-c-o$@$<
b.o:$(SRC_PATH)/b.c
$(CC)$(CFLAGS)-c-o$@$<
c.o:$(SRC_PATH)/c.c
$(CC)$(CFLAGS)-c-o$@$<
.PHONY:clean
clean:
-rm-f$(OBJS)

❽ 编译Linux内核的具体步骤

1. 下载内核源代码，并解压家目录
2. 设置好编译环境
3. 修改好Makefile和.config
4. 执行make -j4
等一下，编译就会结束了。

❾ 如何在linux下写makefile

最近一直在研究这个

首先可以手写makefile，需要你对makefile和需求有一定的了解，这种方法不推荐不详述
其次使用autotools工具，只需要把所需要最后编译生成的名字版本号还有源文件编写好，用autotools工具实现编译即可，具体使用方法网上有，不详述
然后可以使用qmake，具体使用如上
最后说一个yocto，这东西可以实现单独编译，不需要自己写makefile了，直接就帮你编好了