38编译器真值表

‘壹’ 38译码器,真值表问题。有没有输出电平正好和下面的真值表相反的38译码器

我想可能不会有。因为这不必劳神，输出端加个非门问题就解决了……

‘贰’ 如何用3/8线译码器74LS138完成全加器的功能

首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a,b,ci；有2个输出端：s,co.
与3-8译码器比较，3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端，OUT(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS:假定译码器的输出为高电平有效。
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时，对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。

‘叁’ 译码器根据真值表所得卡诺图为何会有六个任意相

看直值表，后6行就是有6个任意项的原因

‘肆’ 使用38译码器实现一个一般逻辑表达式

令74ls138的三个选通输入依次是abc
y1=ac的话
列出真值表，当abc=101或者111的时候
y1=1。
当abc=101时，译码器选择y5(即此时y5输出0，其余输出1)
将y5和y7接到门电路的与非门即可。
y2
y3的实现同理
y2好像可以化简
a先跟bc取异或再跟bc取与
。

‘伍’ 问个用VHDL描述的带使能端的38译码器

USE ieee.std_logic_1164.all;
少了一个分号

‘陆’ 用3线-8线译码器和与非门设计一个全减器的真值表怎么写

全减器真值表如下：其中Ai和Bi表示二进制数的第i位，Ci表示本位最终运算结果，即就是低位向本位借位或本位向高位借位之后的最终结果，Di-1表示低位是否向本位借位，Di表示本位是否向高位借位。
Ai Bi Di-1 Ci Di
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

‘柒’ 利用38译码器实现Y＝AB

将逻辑函数y=AB+BC展开为最小项表达式，然后把与这些最小项相对应的138输出端分别接到与非门的输入端即可

‘捌’ 3-8译码器的功能

1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。

2、利用 E1、E2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。

3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

4、可用在8086的译码电路中，扩展内存。

(8)38编译器真值表扩展阅读

一个现代译码器的主要工作流程：源代码(source code) →预处理器(preprocessor) →编译器 (compiler) →目标代码(object code) →链接器(Linker) →可执行程序(executables)。

高级计算机语言便于人编写，阅读交流，维护。机器语言为计算机能直接解读、运行的。

译码器将汇编或高级计算机语言源程序（Source program）作为输入，翻译成目标语言（Target language）机器代码的等价程序。

源代码一般为高级语言 (High-level language)， 如Pascal、C、C++、Java、汉语编程等或汇编语言，而目标则是机器语言的目标代码（Object code），有时也称作机器代码（Machine code）。

对于C#、VB等高级语言而言，此时编译器完成的功能是把源码（SourceCode）编译成通用中间语言（MSIL/CIL）的字节码（ByteCode）。

最后运行的时候通过通用语言运行库的转换，编程最终可以被CPU直接计算的机器码（NativeCode）。

‘玖’ 如何用38译码器构成全减器

A,B,CI输入译码器的三个输入端
真值表如下
A B C F
0 0 0 0
0 0 1 1X
0 1 0 1X
0 1 1 0X
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1X

解释下真值表：输出F是0的话加个非门，然后把八个输出来一个大或门，或出来的就是D
带X的几个，输入端用与门与起来，注意在输入端，意思你懂不，就是0加非门然后1直接与，三个输入与起来，一共有4组，把这四组或起来，就是Co。

‘拾’ 74ls138是3—8线译码器,根据下图写出函数表达式,做出真值表

用一片进行高三位译码，8个输出分别用来分别控制8片译码器进行低三位译码。再将这8片的输出(共64个输出)作为(总)译码的输出。 所以是9片。嘎嘎