⑴ 关于评估DSP一个算法优劣的指标有些什么呢
1. MIPS. (越快越好 )2. Memory.(越小越好)
⑵ dsp求余简便算法
最简单的是用减法，做一个循环不断的减去除数，直到结果小于除数。
另外一个就是用乘法来做，做一个循环让除数不断跟i相乘（i从1开始），然后结果跟被除数比较，结果第一次比被除数大的时候，用被除数加上除数减去结果就得到余数了。
⑶ dsp的算法指的是计算机算法吗
通常意义来说，DSP是指Digital Signal Processing，还可以指Digital Signal Processor。
前者是数字信号处理的意思，后者是用于数字信号处理的数字信号处理器。《算法导论》一书还是有必要看一看的，因为无论你将来要从事软件还是硬件的研发，这门课程都会起到良好的基础作用。当然，这门课是“软”的。此书没有直接的东西，但是会渗透出一种软件设计的逻辑思想，一些常用的算法的理论。
要是将来想从事DSP的相关工作，可以再看一门《数字信号处理》的书，两者虽然不是直接耦合，就如你自己所说，多储备一些总是好的。
还有，进一步的深入研究可以研究FPGA，这是数字信号处理的利器。要是用专用处理器的话，可以看德州仪器的相应资料，它是DSP器件领域的老大。
祝学业顺利。
⑷ 2，dsp算法的实现方法有哪些
dsp：英文原名叫digital signal processing，简称DSP。数字信号处理就是用数值计算的方式对信号进行加工的理论和技术。另外DSP也是digital signal processor的简称，即数字信号处理器
数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波。因此在进行数字信号处理之前需要将信号从模拟域转换到数字域，这通常通过模数转换器实现。而数字信号处理的输出经常也要变换到模拟域，这是通过数模转换器实现的。即将事物的运动变化转变为一串数字，并用计算的方法从中提取有用的信息，以满足我们实际应用的需求。
⑸ dsp广告投放哈斯算法什么意思
哈斯算法是dsp广告的其中一种算法，是为了做转化的，前提是需要有一定的数据积累。详细的可以去问下弈米互动的dsp优化师，应该会给你更专业的解答。
⑹ 如何评估某一型号dsp的工作性能，要实现某种算法，我应该从哪些指标来评估
这个综合说起来就很多了：
1.DSP的MIPS其实也就是等价于主频高低，现在低端的150MHZ，高端的有1000MHZ及以上的。
这个主要就是看你实现某种算法的时间
2.功耗，这个在某些移动应用中也是要考虑的。
3.RAM，FLASH大小。看看片内的存储空间大小，还有片内存储器读取的时间。
片外的存储读取时间要长于片内的。
4。你是测试一种算法的，应该看一看，这个算法在多长时间内实现，利用了多少资源。
有没有为你的下一步应用预留下资源。因为你的这一算法后期还可能加进去其他的算法，应用接口。为了扩展性，预留资源。
当然还要考虑，PCB制作的难易程度，像6000以上的板子都不自己做的。还有片子价格，供应情况，像前一段时间，2812的片子供货紧张，80元的炒到几百元。
就说这么多了。也不是高手，你就看看吧。
⑺ 如何获得DSP专用算法
专用算法需要花钱买的，国外有公司做这个的，ti也提供相关DSP算法
⑻ DSP的算法移植问题
移植：
1）如果你的算法是基本opencv这样的基本上开发的，你需要脱离opencv的环境。
2）如果你的算法是C++语言，请你改成标准的C语言。虽然DSP的开发环境是支持C++的，但是不建议你这么做。
3）修改你算法的内存分配，尽量内存一次分配好，DSP在算法不断的申请和释放时会有隐患。优先使用静态数组，会减轻很多工作量。
4）在CCS下建立工程，来调试你的算法，内存分配函数需要使用TI提供的函数。如果你的算法能够长期稳定的运行，那么恭喜你，你的算法移植就完成了。
优化：
算法优化，需要你能懂算法，也懂DSP。如果你只会写DSP程序，而不会算法，这对整个产品来说，是不能达到最优的。有些公司怕算法泄密，给优化人员一段或几段程序让其优化。我觉得这样做是很不合理的。除非你自己能控制大局，精通优化，这样才可行。
1）你需要对算法原理做一个深刻苦的理解，阅读相关的文章。
2）对你拿到的算法做全方位的熟悉。
3）做好上面的准备工作后，你要对算法的结构做重新的整理。依据DSP的特点，比如内存的分布。算法结构调整完成后，你的算法在DSP上速度应该有一个明显的提高了。
4）结构调整完成后，找到算法中比较费时的部分。确定我们需要优化的重点，这部分内容多是每张图像都要处理一次或多次的部分。对于算法启动时初始化部分的内容，一般不需要优化。
5）确定优化内容后，你首先考虑从语言结构上去做优化，这个时候应该还是C语言的。我不建议大家用TI提供的在C语言中使用优化嵌入的C库函数。
6）你把需要优化的函数改写为线性汇编或汇编函数。不断的调整软件流水，提高速率。
⑼ DSP的算法怎么学
可以不知道一些复杂的算法，但你得了解那些简单的算法，和数据结构。dsp是需要编程的
⑽ CPLD和DSP算法
CPLD（Complex Programmable Logic Device）是Complex PLD的简称,一种较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA是专用集成电路（ASIC）中集成度最高的一种，用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑，因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中，通过上电加载到FPGA中，对其进行初始化。也可在线对其编程，实现系统在线重构，这一特性可以构建一个根据计算任务不同而实时定制的CPU，这是当今研究的热门领域。
DSP（digital singnal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。
DSP芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器器，其主要应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下主要特点：
（1）在一个指令周期内可完成一次乘法和一次加法；
（2）程序和数据空间分开，可以同时访问指令和数据；
（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；
（4）具有低开销或无开销循环及跳转的硬件支持；
（5）快速的中断处理和硬件I/O支持；
（6）具有在单周期内操作的多个硬件地址产生器；
（7）可以并行执行多个操作；
（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。
当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。
FPGA基于SRAM的架构，集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易挥发性，需要有上电加载过程。在实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有广泛应用，如Altera Stratix系列。
CPLD基于EEPROM工艺，集成度低，以MicroCell（包括组合部分与寄存器）为基本单元。具有非挥发特性，可以重复写入。在粘合逻辑、地址译码、简单控制、FPGA加载等设计中有广泛应用，如Altera MAX3000A系列。
详细比较:尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点
①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。
③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。
④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。
⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。
⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。
⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。
⑧CPLD保密性好,FPGA保密性差。
⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。