① crc16校验的c语言程序
下面我们以CRC-16为例来说明任意长度数据流的CRC校验码生成过程。我们采用将数据流分成若干个8bit字符，并由低字节到高字节传送的并行方法来求CRC校验码。具体计算过程为：用一个16bit的寄存器来存放CRC校验值，且设定其初值为0x0000；将数据流的第一个8bit与16bit的CRC寄存器的高字节相异或，并将结果存入CRC寄存器高字节；CRC寄存器左移一位，最低1bit补零，同时检查移出的最高1bit，若移出的最高1bit为0，则继续按上述过程左移，若最高1bit为1，则将CRC寄存器中的值与生成多项式码相异或，结果存入CRC寄存器值；继续左移并重复上述处理方法，直到将8bit数据处理完为止，则此时CRC寄存器中的值就是第一个8bit数据对应的CRC校验码；然后将此时CRC寄存器的值作为初值，用同样的处理方法重复上述步骤来处理下一个8bit数据流，直到将所有的8bit字符都处理完后，此刻CRC寄存器中的值即为整个数据流对应的CRC校验码。
下面示出了其计算过程的流程图：
在用C语言编写CRC校验码的实现程序时我们应该注意，生成多项式 对应的十六进制数为0x18005，由于CRC寄存器左移过程中，移出的最高位为1时与 相异或，所以与16bit的CRC寄存器对应的生成多项式的十六进制数可用0x8005表示。下面给出并行处理8bit数据流的C源程序：
unsigned short crc_dsp(unsigned short reg, unsigned char data_crc)
//reg为crc寄存器， data_crc为将要处理的8bit数据流
{
unsigned short msb; //crc寄存器将移出的最高1bit
unsigned short data;
unsigned short gx = 0x8005, i = 0; //i为左移次数， gx为生成多项式
data = (unsigned short)data_crc;
data = data << 8;
reg = reg ^ data;
do
{
msb = reg & 0x8000;
reg = reg << 1;
if(msb == 0x8000)
{
reg = reg ^ gx;
}
i++;
}
while(i < 8);
return (reg);
}
以上为处理每一个8bit数据流的子程序，在计算整个数据流的CRC校验码时，我们只需将CRC_reg的初值置为0x0000，求第一个8bit的CRC值，之后，即可将上次求得的CRC值和本次将要处理的8bit数据作为函数实参传递给上述子程序的形参进行处理即可，最终返回的reg值便是我们所想得到的整个数据流的CRC校验值。
② keil4 同样的源程序， 每次编译生成的hex文件crc校验码都不一样，为什么如何使生成的hex文件校验码一样
这个没什么奇怪的，编译后的Hex文件和CRC校验码一定是不一察茄谨样的，因为编译器在编译的时候，会自动插入一些随机数，进行冗余计算，这个是为了保密的需要，试想，如果一个编译器不进行保密的冗余计算，那么，稍微有点知识的人，就可以很容易的从HEX文件反推回汇编语言，这样的编译器，哪个厂家敢用？自己辛苦写的软件，很容易的就被人盗版了。
所以，败基这个是没有办法的事纳答情。
③ 有关ISE使用Verilog编程时的问题
我的工程也全是黄色感叹号，做的大了在所难免的。。比如有时候你做个计数器，给的位宽比用到的计数值大了，高几位用不到，他就会提示你这没用到的给你综合掉了，稍微看下，不影响的就无所谓了。。。
如果是做自动售货机这种的，不妨用时序逻辑来编，比这种组合逻辑做起来简单还省心，而且效果一样的。。。真值表什么的算起来多麻烦 @_@
你的那些ibuf是怎么产生的，除了贴出来的程序有没有在别的地方用ibuf原语。。如果没有的话额也不清楚了，没在FPGA里用过D触发器，是D触发器的内部产生的信号么。。。
④ 在ise中,当编写好某一元件的代码后,怎么生成原理图
直接用vhdl写吧，原理图做大型逻辑工程的话还是勉强一些的