‘壹’ ise调用modelsim时，怎么改变仿真时间
如果你用#2这些是会有延时的，如果没有的话，功能仿真是完全按照你的逻辑来的，不会有任何延时。根据我的经验，我猜测你会不会是错误的使用了阻塞赋值和非阻塞赋值呢? 常见于使用状态机的初始化情况。你可以打出图来帮你仔细看看。
‘贰’ ISE 测试怎么改变仿真时间，1000ns太少
如果是同步的模块的话，你在Testbench中，将生成CLOCK的代码修改，使之成为无限长的周期信号，然后仿真时会有一个默认的时间，也有一个默认的分辨率，将分辨率调大一些，这样在一个屏幕下显示的时长就会很长，不止1000ns了。
‘叁’ xilinx ise 编译的过程支持多线程么
是下载线是USB的还是并口的？ 若是USB的，如果开发板和下载线都没问题，下载配置也没问题，则可能是USB驱动的问题，如果刚装过其他版本的ISE则可能导致上述问题，最简单的方法就是卸载后重装ISE。 还有可能是开发板上的跳线没搞对，下载模式的问题
‘肆’ ISE和Modelsim编译仿真库的时候 到12%左右就出现这些问题了，下边还有好多类是的问题，烦死了！求助啊！
project加载有问题，似乎还有语法问题，可以现在modelsim中编译检查，成功之后再从xilinx ise中调用modelsim进行仿真
‘伍’ ise编译工程，每次布线都会不同，吗
写好项目，文件之后，在左侧的Sources
点击主文件，下框自动显示Processes，请点击Implement
Design的
“+”
,
再右击
Implement
Design,
选择
Run,
Rerun
或者
Run
All
即可！(参考版本Ise-V10.1)
‘陆’ ise 综合时间好长啊，都将近20分钟了，怎么回事
这个倒是很常见，并不一定是出现了什么问题。从个人经验来说，如果你使用了很多IP核的话，仿真时间会骤增，比如乘法器，高速信号处理下还要仿真长时间所花费的时间也会增加 。当然你可以试试用这几个方法改善一下。第一，试着减少你的IP核数量，能复用的或者说先复用，逻辑过了再添回去。第二，你的timescale，比如你的时钟周期12.5ns，你可以设定高电平6.5，低电平6，这样你的精度就可以减少一位。第三，就是你保存波形后再打开看；第四，那就只能从代码上分析了，是不是逻辑过于复杂，仿真时间长或许是正常现象也不说不定。
‘柒’ ISE编译时间太长，怎么办
写好项目，文件之后，在左侧的Sources 点击主文件，下框自动显示Processes，请点击Implement Design的 “+” , 再右击 Implement Design, 选择 Run, Rerun 或者 Run All 即可！(参考版本Ise-V10.1)
‘捌’ Xilinx ISE 编译时,place & route 很慢.
个人看法，有两种可能：
1. 你的工程占用资源较多，随着资源的消耗，如果工程很大，ISE需要反复将之前布线好的部分进行优化，以腾出空间给后面的逻辑，所以越到后来布通所花费的时间就越长；
2. 你的约束中有较为苛刻或是不合理的时序约束，ISE需要花大量的优化计算去满足你的约束。
欢迎讨论。
‘玖’ 如何提高ISE的编译速度
如果你的cpu够强你应该学会如何利用好它来加速你的代码编译速度，那么你怎么才能够最大限度让你的cpu发烧呢？
下面是一个对比：
比如我的cpu是i7 3770k，
编译cocos2d-x的libcocos2d工程：
不优化：
1>Time Elapsed 00:01:35.25
优化后：
1>Time Elapsed 00:00:21.66
效果显着！！！
参考网页：
Visual Studio 2010中C++并行构建调优(1)
http://developer.51cto.com/art/201003/189235.htm
1>cl : Command line warning D9030: '/Gm' is incompatible with multiprocessing; ignoring /MP switch
解决办法是：
Properties -> Configuration Properties -> C/C++ -> Code Generation -> Enable Minimal Rebuild -> No(/Gm-)
Properties -> Configuration Properties -> C/C++ -> Geneal -> Multi-processor Compilation -> Yes(/MP)
一些含义和拓展资料：
Enable minimal rebuild
通过保存关联信息到.IDB文件，使编译器只对最新类定义改动过的源文件进行重编译，提高编译速度
Enable Incremental Compilation
同样通过.IDB文件保存的信息，只重编译最新改动过的函数
/MP (Build with Multiple Processes)
http://msdn.microsoft.com/en-us/library/bb385193.aspx
/Gm (Enable Minimal Rebuild)
http://msdn.microsoft.com/en-us/library/kfz8ad09.aspx
‘拾’ ISE编译一个FPGA工程，place amp;route 这一步特别慢怎么办
是否资源用得比较满？如果这样的话则必然慢。加快速度可以通过换好的主机以及增加主机的内存来实现。