① 关于protues中仿所用的程序，用c语言编的程序和用汇编语言编写的程序，哪个更有更有优势
对于问题我想说以下几点：
1.Proteus仿真时需要加载的是经过汇编（由汇编语言编写的源程序文件时）或编译与汇编（由C或其他高级语言编写的源程序文件要先编译成汇编语言告则，再汇编成hex、bin文件）的hex文件（称为目标文件）。
2.Proteus与C语言没有必然关系，要的只是hex文件，可以经过编译生成hex文件的语言一大堆。
3.学好Proteus没有成就迟者感，Proteus只适合一些小的设计，上不了正堂，而且Proteus仿真过的，实物不一定行的通，Proteus只适合理论上的初步验证，当然学了还是多多益善。
4.汇编语言比C语言等在生成hex文件时形成指令的效率更高，比如，汇编语言几乎每一句都有用，都会生成有效的二进制指令（除伪指令外），而C语言在生成二进制指令时有好多多余的语句（比如函数调用时的不必要的入堆栈保护）。
5.汇编简练，不易移植，不适合大一点的工程；C的编译效率低，但是可移植性好，总之各有优势，你现在看的应该是一些学习性的单片机程序，当然是小程序，经常袜旦棚遇到汇编就正常。
6.建议既要会C也要会汇编，这样在以后用C等编写的大工程中调试程序时，也可以知道某条语句其实现的原理，以便更好发现问题，解决问题。
② 濡备綍鐢∕odelSim se瀹屽叏缂栬疟Xilinx搴撴枃浠
Modlesim 浠跨湡搴撶殑寤虹珛锛氩皢Modelsim镙圭洰褰曚笅镄刴odelsim.ini镄勫睘镐х敱鍙璇绘敼涓哄彲鍐欍傛柊寤轰竴涓鏂囦欢澶癸纴姣斿俵ibrary锛堜负鍙栾堪鏂逛究锛屾妸瀹冩斁鍦╩odelsim镄勬牴鐩褰曚笅锛夈侱:/modelsim/library.钖锷∕odelsim,阃夋嫨[File]/[chang Directory],阃夋嫨D:/modelsim/library.
阃夋嫨[File]/[New]/[library]锻戒护锛屽脊鍑篬Creat a New library],鍦╗lihrary Name]涓杈揿叆钬渟imprims_ver钬,钖屾椂涓嬩竴镙忎篃镊锷ㄨ緭鍏モ渟imprims_ver钬濓纴鍗曞嚮OK銆 鍦ㄤ富绐楀彛涓阃夋嫨[compile]/[Compile]锻戒护锛屽脊鍑篬compile Source Files],鍦╗Library]镄勪笅𨰾夊垪琛ㄤ腑阃夋嫨钬渟imprims_ver钬濆湪[镆ユ垒锣冨洿]涓阃変腑[Xilinx/veriog/src/simprims]鐩褰曚笅镄勫叏閮ㄦ枃浠讹纴鍗曞嚮complie杩涜岀紪璇戙(杩欐椂鍙鑳戒细鑺变綘涓浜涙椂闂,钥愬绩绛夊緟缂栬疟瀹屾瘯)鐢ㄥ悓镙风殑鏂规硶灏唘nisims鍜孹ilinxcorelib涓変釜浠跨湡搴撹繘琛岀紪璇戙 杩欐椂鍦―:/modelsim/library 涓嫔氨链変互涓娄笁涓浠跨湡搴撱 7锛庢荤粨姝ラや负a锛氩缓绔嫔簱镄勬斁缃璺寰刡锛氩瑰簱杩涜岀紪璇庆锛氩瑰簱杩涜屾椠灏勚傛渶钖庨吨鏂板惎锷∕odelsim鍙浠ュ湪鍒楄〃涓鐪嫔埌寤虹珛镄勪笁涓搴撱
闾ｄ箞杩欎釜锷炴硶鏄庢樉鏄姣旇缉楹荤储镄勚傚叾瀹炴垜浠鍙浠ヨ繖镙峰仛;
棣栧厛灏唌odelsim.ini鏂囦欢鍙璇绘ā寮忓幓鎺夛纴瀛樻。鍓嶉溃镓揿瑰嬀銆傚湪鎭ㄥ畨瑁卛se镄勭洰褰曚笅锛岃繘鍏ュ埌bin\nt鐩褰曚笅锛屼緥濡俥:\ise6\bin\nt锛岀‘璁ゆ湁compxlib杩欎釜绋嫔簭鍦╟md涓杩愯宑ompxlib -s mti_se -f all -l all -o e:\modeltech_6.0\xilinx_libs灏卞彲浠ヤ简锛宔:\modeltech_6.0鏄鎴戝畨瑁卪odelsim镄勭洰褰曪纴鎭ㄥ彲浠ヤ綔鐩稿簲镄勬洿鏀广傚弬鏁颁篃鍙浠ユ寜镦ф偍镄勮佹眰浣灭浉搴旂殑镟存敼銆
杩欐牱灏卞彲浠ヤ简銆
闇瑕佹敞镒忕殑鏄锛屽崈涓囱颁綇ise鍜宫odelsim镄勫畨瑁呯洰褰曢兘涓嶈佸嚭鐜扮┖镙硷纴链濂芥槸鐩存帴瀹夎呭湪镙圭洰褰曚笅
modelsim涓嬬紪璇憍ilinx搴撶殑鏂规硶
杩椤嚑澶╋纴寤哄簱镄勯梾棰樻瘆杈冨氾纴鍐欎竴涓寤哄簱镄勬柟娉曘傛墍鐢ㄨ蒋浠讹细ISE7.1i+ModelsimSE6.0璇瑷锛歏HDL棣栧厛瀹夎呰蒋浠躲傛敞镒忥细ISE,Modelsim镄勫畨瑁呰矾寰勪笉鑳藉惈链夌┖镙笺傚彟澶栵纴Modelsim镄勫畨瑁呰矾寰勫彲璁句负钬$:/modelsim钬濓纴鍏朵腑$涓虹洏绗︼纴涓嶈佷娇鐢ㄩ粯璁ょ殑瀹夎呰矾寰勚傚皢Modelsim镙圭洰褰曚笅镄刴odelsim.ini鏂囦欢镄勫彧璇诲睘镐у幓鎺夈傚湪modelsim镄勫懡浠ょ獥鍙ｄ腑杈揿叆锻戒护钬渃ompxlib -s mti_se -arch all -l vhdl -w -lib all钬濓纴鎸夊洖杞﹂敭鍗冲彲銆傜紪璇戝畬鎴愬悗锛屽皢Modelsim镙圭洰褰曚笅镄刴odelsim.ini鏂囦欢镄勫睘镐ц剧疆涓哄彧璇汇傚叧浜庘渃ompxlib钬濆懡浠ゅ悇椤瑰弬鏁扮殑钖涔夛纴璇峰湪modelsim镄勫懡浠ょ獥鍙ｄ腑杈揿叆钬渃ompxlib -help钬濇煡璇
鎶婂簱寤哄ソ钖庯纴鎺ヤ笅𨱒ョ殑浜嬫儏灏辨槸浣垮畠鎴愪负modelsim镄勬爣鍑嗗簱銆傝繖鍙瑕佷慨鏀筸odelsim瀹夎呯洰褰曚笅镄刴odelsim.ini鏂囦欢灏卞彲浠ヤ简銆备慨鏀瑰悗镄勫唴瀹瑰备笅锛歔Library]std = $MODEL_TECH/../stdieee = $MODEL_TECH/../ieeeverilog = $MODEL_TECH/../verilogvital2000 = $MODEL_TECH/../vital2000std_developerskit = $MODEL_TECH/../std_developerskitsynopsys = $MODEL_TECH/../synopsysmodelsim_lib = $MODEL_TECH/../modelsim_libsimprim_ver = G:/EDA/Xilinx/simprim_ver锛埚簱镄勮矾寰勶纴浠ヤ笅钖岋级unisim_ver = G:/EDA/Xilinx/unisim_verxilinxcorelib_ver = G:/EDA/Xilinx/xilinxcorelib_ver娉ㄦ剰镄勬槸锛岃繖涓鏂囦欢鏄鍙璇诲睘镐с备慨鏀逛箣鍓嶈佹妸杩欎釜灞炴у幓鎺夈傜鍏姝ワ细鍏虫帀宸ョ▼锛岄吨钖痬odelsim銆傛煡鐪嬭繖3涓搴撴槸钖﹀湪library妗嗛噷闱銆
浜屻 鍦↖SE鐜澧冧笅锛岃皟鐢╯ynplify锛岀敓鎴愬悗浠跨湡镓闇瑕佺殑鏂囦欢銆 涔嬫墍浠ヨ佸湪ISE鐜澧冧笅璋幂敤synplify锛屼富瑕佹槸锲犱负鏂逛究锛佹垜涔熷皾璇曡繃鍦╯ynplify鐜澧冧笅缁煎悎璁捐℃枃浠讹纴铹跺悗鍦↖SE閲岀紪璇憇ynplify鐢熸垚镄别dif鏂囦欢銆备絾鏄涓嶆垚锷熴侷SE鍦ㄧ涓夋柟宸ュ叿鏀鎸佹柟闱㈠仛镄勬槸姣旇缉濂界殑锛屾劅瑙夎窡鐢↖SE鐩存帴缁煎悎涓镙枫备笉杩囨湁涓涓缂虹偣鏄鐪嬩笉浜哛TL铡熺悊锲俱备綘鍙浠ュ湪synplify涓镓揿紑ISE鐢熸垚镄剆ynplify宸ョ▼鏂囦欢锛岃В鍐冲湪ISE涓涓嶆柟渚挎煡鐪媠ynplify缁煎悎缁撴灉镄勯梾棰樸傜幇鍦锛屽氨瑕佸紑濮嬬浜屼釜澶фラや简锛佺涓姝ワ细鍒涘缓ISE宸ョ▼鏂囦欢銆傞夋嫨濂藉櫒浠躲傛敞镒廌esign Flow涓涓瀹氲侀夋嫨Synplify Pro Verilog銆傜浜屾ワ细缁煎悎璁捐℃枃浠讹纴涔熷氨鏄痸erilog鏂囦欢銆侷SE灏变细镊锷ㄨ皟鐢╯ynplify銆傦纸濡傛灉娌℃湁镄勮瘽锛岄偅鍙鑳芥槸浣犵殑绯荤粺鐜澧冨彉閲忔病链夎剧疆濂斤级銆傛ゆ椂浼氩脊鍑轰竴涓瀵硅瘽妗嗭纴瑕佷綘阃夋嫨synplify镄刲iscense銆傦纸杩欐ユ湰𨱒ヤ笉鐢ㄨ寸殑銆傚傛灉娌℃湁瀵硅瘽妗嗗脊鍑烘潵镄勮瘽锛屼篃涓嶈佺揣锛夐殢渚块夋嫨涓涓锛屽氨绛夌粨鏋滀简銆 绗涓夋ワ细鐢熸垚钖庝豢鐪熼渶瑕佺殑鏂囦欢銆傛垜浠鍙浠ョ湅鍒板湪Implement Design涓链変笁涓澶у垎鏀锛岃繖瀵瑰簲镌涓夌崭豢鐪熴傛寜浣犵殑闇瑕佹寜涓嬬浉搴旂殑锲炬爣锛岀敓鎴恗odelsim钖庝豢鐪熸墍闇瑕佺殑鏂囦欢锛屼笅闱㈠圭敓鎴愮殑鏂囦欢鍜岀敓鎴愯繖浜涙枃浠剁殑锲炬爣杩涜岃存槑銆
鍦ㄨ繖3绉崭豢鐪熶腑锛屽彧链夌涓绉嶆病链夌敓鎴恠df鏂囦欢銆备篃灏辨槸璇村湪modelsim涓锛屽彧链夌涓绉嶅彲浠ヤ笉鐢ㄦ妸sdf娣诲姞鍒颁豢鐪熷櫒涓锛埚帘璇濓紒锛侊级銆傚埌杩欐椂锛屾墍链変负钖庝豢鐪熸墍锅氱殑鍑嗗囧伐浣滃氨閮藉畬鎴愪简銆备笅闱㈠氨钖庝豢鐪熶妇渚嬨傛垜浠瑕佽繘琛岀殑鏄疨lace&Route Simulation锛佹墍浠ユ寜涓嫔浘镙囷纴鐢熸垚涓轰笅涓姝ョ殑宸ヤ綔镓闇瑕佺殑鏂囦欢钖с备笁銆佺敤modelsim杩涜屽悗浠跨湡銆 鍦ㄥ紑濮嬭繖涓姝ヤ箣鍓嶏纴寤鸿涓轰綘镄勮捐℃柊寤轰竴涓鏂囦欢澶广傚綋铹朵綘涔熷彲浠ヤ笉杩欐牱锅氾纴涓嶈繃瀵逛簬镓阃犳垚镄勯夯鐑︼纴链浜轰笉璐熻矗锛 钖庝豢鐪熸诲叡闇瑕3涓*.v鏂囦欢銆备竴涓鏄浣犵殑妯″潡镄勬祴璇曟枃浠讹纴涓涓鏄疘SE鐢熸垚镄刹xx_timsim.v锛堟敞镒忥纴鎴戜滑瑕佹洿鏀硅繖涓鏂囦欢镄勬枃浠跺悕锛屾敼涓簒xx.v锛屼篃灏辨槸浣犵殑椤跺眰妯″潡钖崭简銆傝繖涔熸槸鎴戣佹眰鏂板缓鏂囦欢澶圭殑铡熷洜浜嗭纴閲嶅悕杩欎欢浜嬫瘆灏.鐩栬尐鏄涓岖瓟搴旂殑锛夈傚彟涓涓鏄痝lbl.v鏂囦欢銆傝繖涓鏂囦欢鍦╔ilinx瀹夎呯洏:\Xilinx\verilog\src涓嬨俈HDL涓嶉渶瑕佺3涓鏂囦欢銆傚嶅埗杩3涓鏂囦欢鍒版柊寤虹殑鏂囦欢澶逛笅锛屽紑濮嬫垜浠镄勭涓姝ュ伐浣溿傜琌姝ワ细涓簒xx_timsim.v鏀瑰悕锛侊紒锛佺涓姝ワ细鏂板缓宸ョ▼锛屾妸3涓鏂囦欢娣诲姞鍒拌繖涓宸ョ▼閲屻傦纸澶у堕兘杩欎箞镡熶简锛屼笉鐢ㄦ暀浜嗗惂锛夌浜屾ワ细鍦╬roject妗嗛噷鎸夊彸阌钬斻媋dd to project 钬撱媋dding simulation configuration锛屽备笅锲撅细
绗涓夋ワ细鍦ㄥ脊鍑虹殑瀵硅瘽妗嗛噷锛岄夋嫨SDF椤广傛妸ISE鐢熸垚镄凷DF鏂囦欢娣诲姞杩涘嚭銆傚备笅锲撅细
璁颁綇Apply to Region杩欎竴椤硅佸啓濂姐傚畠瀵瑰簲镄勬槸浣犵殑tb鏂囦欢锛埚氨鏄娴嬭瘯鏂囦欢锛夎皟鐢ㄧ殑椤跺眰妯″潡钖嶃傦纸涓嶆槸椤跺眰妯″潡钖嶏紒锛侊级姣斿备綘镄勬祴璇曟枃浠舵槸text锛屼緥鍖栭《灞傛ā鍧梩op涓篿_top,闾ｄ綘搴旇ヨ繖镙峰～锛歵ext/i_top鎴栬/text/i_top銆傚傛灉鏄绗涓绉崭豢鐪燂纴姝ゆュ彲浠ョ渷鐣ャ
绗锲涙ワ细娣诲姞library銆傛垜浠鍒涘缓镄勯偅涓変釜搴撶粓浜庢淳涓婄敤鍦轰简锛佹垜浠瑕佹坊锷犵殑灏辨槸杩3涓銆傞夋嫨library椤癸纴娣诲姞杩3涓搴撱备綘镄勫簱寤哄湪鍝閲岋纴灏卞幓鍝閲屾垒锛佽繖涓涔熶笉鐢ㄨ翠简钖
绗浜旀ワ细阃夋嫨瑕佷豢鐪熺殑妯″潡銆备綘鍏堜笉瑕佹ワ纴鐪嬫竻妤氩啀阃夈傦纸链変簺链嫔弸镐у瓙镐ワ纴椹捐交灏辩啛灏遍変简锛夋垜浠瑕侀夌殑浠跨湡妯″潡鍙涓嶆涓涓锛屽备笅锲撅纴鐢–TRL阌瀹炵幇锛侊紒阃変简涔嫔悗镣0k锛侊紒
③ verilog 仿真编译
testbench是不能被编译的！
请把testbench在编译中去掉
testbench 是在仿真时用的
mole test_AND;
reg a,b;//定义两个寄存器变量a和b
wire out1,out2;//定义两个线网out1和out2
initial //产生测试数据（激励信号）
begin
a=0;b=0;
#1 a=1;
#1 b=1;
#1 a=0;
end
initial//监视功能
begin
$monitor("Time=%d a=%b b=%b out1=%b out2=%b",$time,a,b,out1,out2);
end
AND gate1(a,b,out2);/*模块AND实例，激励信号通过a和b端进入AND模块，测试结果从out2输出*/
NAND gate2(a,b,out1);/*模块NAND实例，激励信号通过a和b端进入AND模块，测试结果从out1输出*/
endmole
④ 在Quartus2下编译程序的具体操作步骤是什么，求各位懂的大神们指导一下
1.建立工程file -> new project wizard
2.建立文件file -> new -> verilog hdl或者vhdl，对想要编译文件，在project navigator中选择set as top-level entity，然后选择start analysis & synthesis(两个小箭头的图标)
3.建立仿真文件 file -> new -> vector waveform file ，添加要仿真的变量,保存（一定要手动保存），然后在主界面的Assignments -> settings 中的simulator settings中选择 simulation mode为Functional(一般默认为timing,一定要改掉)，simulator input中先把刚刚建立好的仿真文件.vwf
4.仿真步骤：主界面Processing -> generate functional simulation netlist，然后点击start simulation（蓝色箭头图标）
⑤ 我用keil c51仿真软件编的汇编程序，编译后显示目标没产生
作为新手，还是按照KEIL默认的安装路径安装吧（虽然这个路径是可以任意修改的）。
你看看你的Keil是否装在了 C:\keil\ 这个文件夹下，，如果不是，你默认配置文件中的配置是找不到相应A51、C51、BL51等工具的。你可以尝试装到那路径下。
另外，如果是没有注册过的KEIL，当程序超过2K时，会出现代码限制的错误，也是不能通过编译的，，，这个可以通过KEIL的注册机解决。
其实当你遇到编译不能通过时，最好能把你的编译信息发上来，这样就能更好的了解你那里的情况。
我的邮箱是 [email protected]
如果有问题,我有时间的话,可以帮助你.
⑥ 如何在VIVADO中编译仿真库
1、选择vivado菜单“Tools”——>“Compile Simulation Libraries...”命令。
2、在弹出的对话框中设置器件库编译参数，仿真工具“Simulator”选为ModelSim，语言“Language”、库“Library”、器件家族“Family”都为默认设置All（当然也可以根据自己的需求进行设置），然后在“Compiled library location”栏设置编译器件库的存放路径，这里选择新建的vivado2014_lib文件夹，此外在“Simulator executable path”栏设置Modelsim执行文件的路径，其他参数默认。
3、设置好参数后点击“Compile”按钮开始器件库的编译。
4、器件库编译结束后给出编译报告，从报告中看出0个警告和0个错误。
5、打开vivado2014_lib文件夹，便可以看到已经产生了器件库。