A. 我用quartus画出了电路图，怎样直接得出相应的verilog程序
打开要转换的文件,在File \ Create/Updata \ Create HDL Design File for Current File,中选 Verilog HDL选项就行了,注意,最好在每个节点上都加上标号,否则生成的文件里有很多系统添加的信号名称,不方便看代码