㈠ fpga烧录问题
AVR的JTAG线和CPLD及FPGA的线是不一样的！
CPLD和FPGA的可以共用！
因为我这几条线都有呢，里面的电路都不一样的！
㈡ 把程序下载到FPGA为什么用烧录一词难道只能载入一次程序，之后FPGA的功能就固定死了怎么感觉
FPGA每次上电都是初始未编程状态，需要从外部eeprom读取信息进行初始化配置。
我们下载FPGA有两种：
JTAG 直接把FPGA配置文件传给FPGA芯片，下载好之后立刻运行，但是断电后，配置丢失，依旧从eeprom里读取上一次的配置。
AS烧录 把FPGA配置文件写入EEPROM芯片内，FPGA本身还是没有功能的，需要断电后，重新上电，从eeprom读取配置，就能正确执行了。
eeprom是可擦写的。
㈢ FPGA程序烧写问题。
哪个芯片烧不进去啊？FPGA还是EPC2啊？
先确定FPGA是否正常，通过JTAG口给FPGA烧写，看看程序能不能烧进去！如果芯片好的，电路也没问题用JTAG烧写时，不管PS方式还是AS方式都能烧得进去的！！
如果FPGA能正常烧写的话，接下来看看EPC2能不能烧，对EPC2进行烧写的时候，如果EPC2的相应的引脚都连到了JTAG口相应的脚的话，可以通过JTAG对EPC2进行烧写，而且注意必须在Program Device（Open Programmer）开打的烧写界面上选择AS方式才行。你选择的PS方式肯定是烧不进去的。如果EPC2的引脚都没有连到JTAG口上而是都连到了FPGA配置那块的引脚上了那必须得先给FPGA烧一个AFL模块，这样就通过FPGA建立了JTAG口和EPC2之间的连接，之后再不断电的情况下，通过JTAG给EPC2烧写，具体的烧写设置参考Altera的资料，上面很详细。
如果FPGA和EPC2都能正常烧写，那么说明两块芯片都是好的。如果重新上电，FPGA不能正常通过EPC2来配置自己的话，这时候请查看Quartus下Settings→Device→Device and Pin Options→Configuration菜单下的Configuration Scheme是否选择了Active Serial（默认设置是Passive Serial），上电的时候你用EPC2专用配置芯片来配置FPGA的话，这个要记得改成Active Serial的。
如果FPGA和EPC2各自能正常烧写，Quartus下设置也改了，但是FPGA还是起不来，试着在芯片的配置电源VCCPGM加几个电容滤下波试试。
还是不行，我也没辙了。呵呵
㈣ FPGA中的哪个部分存放烧写的程序
用JTAG方式烧写后，已经在FPGA中没有存储了，相当于这时候已经对FPGA做了编程，断电后FPGA需要重新烧写才能用。通常可以用把image烧到FPGA外部的spi flash中，上电后自动烧到FPGA中。
好像记得spartan系列也有内部带有spi flash了。
㈤ FPGA烧写程序
使用JATG下载时需要USB供电。FPGA和MCU都是芯片，你下载的程序运行在开发板上。JATG作为开发板上的一个模块，工作状态和芯片没有任何关系。因此，下载模式一样。
㈥ FPGA如何写入程序
整个程序，重新编译了吗？ 我的也是，是不是keil生成hex文件时，你的晶振是多少？FPGA里面接的晶振是多少？还有hex文件的大小与rom设置的大小 ？ 我发现，我用keil生成的hex文件，运行不了，但是重新加载源程序的hex就可以运行，这个我想和我生成hex文件有关，但是具体在什么地方，我还没找到。
㈦ fpga 编译完成后就可以烧录，为什么还需要综合
你是外行，老铁！
FPGA流程：代码编写----FPGA代码综合（做语法检查，将代码转换成门级电路网表）-----映射（或者叫适配，将通用门电路映射到相关器件的逻辑资源，例如查找表，RAM）-----布局布线（将FPGA映射结果，在FPGA内部摆出来）----生成配置文件（FPGA内部配置sram的初始值，配置查找表和其他逻辑资源，至于你不理解什么叫配置sram值，请深入理解FPGA的构造，尤其是LUT的结构）。
㈧ 下载程序到FPGA为什么用烧录一词
借用了以前将计算机程序写入PROM的习惯说法而已。
㈨ FPGA可以通过串口直接进行烧写程序么
直接写不可能，因为FPGA配置端口时序是固定的，但是可以在串口和FPGA中间加一个时序芯片接收串口的数据然后按照FPGA的配置时序将数据写入FPGA，usb blaster功能类似只是将USB协议转换成FPGA烧写时序。
㈩ fpga 为什么能多次烧录 为什么能断电保存 原本能断电保存的fpga为什么会不能保存了呢 谢谢
FPGA的中译名是现场可编程门阵列，这些阵列的通断开关是由SRAM来控制的。你下载下去的文件实际上是写在了这个SRAM里面。SRAM每一bit控制阵列中的一个开关。既然是基于SRAM当然可以多次烧录了。
一般的FPGA掉电是不能保存的。因为SRAM里的信息是靠半导体间的电容来记录的。一掉电信息就没了。而能保存的FPGA目前是由于其内部有FLASH存储器如XILINX的SPARTAN3AN系列LATTICE的MACH XO系列。或者是由于采用了外部EEPROM或者FLASH的配置模式，把烧结文件放到了非易失的外部FLASH或者EEPROM中了。上电之后从FLASH或者EEPROM中把烧结文件读取到FPGA内的SRAM里去，这样看起来似乎掉电就能保存了。现在最新的技术中间有铁电RAM或者磁记录RAM，也可以掉线保存信息。
当然如果您的设计中如果有大型的电容或者电脑存储器件，说不定能维持保存个几秒哈。
而CPLD则是不一样，它们有的是用EEPROM工艺有的是用FLOTOX工艺的，在掉电之后也能保存住信息。