锁相环技术pdf

A. 锁相环的作用

锁相环是与芯片的时钟有关的模块,比如一个数字芯片肯定有一个时钟信号（作用类似于钟表,让芯片的各个模块在它的变化中,调节自己的工作进度）,初了解来似乎用一根导线来代替这么大一块电路更好.

锁相环顾名思义是一个能够“锁住”相位的环,更具体点解释如下：最简单的锁相环就两个端口,一个参考输入时钟,一个由锁相环内部模块生成的输出时钟.

说一下它的模块组成其实很有用,最主要包括鉴频鉴相器、压控振荡器.利用鉴相鉴频器比较输入参考时钟与压控振荡器产生的时钟在频率和相位上的误差产生一个相应大小的控制电压,控制电压去控制压控振荡器,进而调节压控振荡器的输入时钟信号,最终使输出时钟的频率与相位和输入时钟几乎一模一样.其实这就是一个模块级的负反馈.

数字芯片有个时钟树的概念,现在比如就是一根导线代替锁相环,芯片外面在时钟的上升沿开始给芯片送入一组数据,芯片内部由于有时钟树的存在,导致了内部时序电路实际使用的时钟是延迟过的,进而产生一个数据漂移的现象.但是有锁相环了,我们可以把时钟树的其中一个分支接入锁相环,使时钟树末梢的相位频率与参考信号保持一致,就不会有数据漂移的现象了.

以上是锁相环最简单的使用,锁相环还有倍频作用,因为输出的时钟是它自己内部的压控振荡器产生的,若加一个分频器,再与输入参考时钟相比较,就可得到一个频率加N倍的时钟信号,当然相位还是和参考时钟是同步的.

(1)锁相环技术pdf扩展阅读：

锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.

锁相环技术目前的应用集中在以下三个方面：第一 信号的调制和解调；第二 信号的调频和解调；第三信号频率合成电路。

B. 《Phaselock Techniques(锁相环技术)》最新txt全集下载

Phaselock Techniques(锁相环技术) txt全集小说附件已上传到网络网盘，点击免费下载：

C. 请问锁相环的环路带宽是什么

环路带宽是锁相环路等效的窄带跟踪滤波器的噪声带宽。环路带宽选取主要依据是保证环路信噪比在门限以上。由于锁相环路存在一个噪声门限，当环路信噪比低于门限时，环路将不能正常锁定和跟踪。

保证跟踪误差在允许范围内：在采用高增益二阶环的情况下，输入“频率斜升”信号引起的稳定跟踪误差与环路带宽的平方成反比，因此在设计环路带宽时必须考虑此因素，使跟踪误差在允许的范围内。

(3)锁相环技术pdf扩展阅读

用途：锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。

具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用。锁相环技术目前的应用集中在以下三个方面：第一 信号的调制和解调；第二 信号的调频和解调；第三信号频率合成电路。

D. 求助关于锁相环方面的书籍

Floyd M. Gardner 写的《锁相环技术》不错，原来有电子版的，现在找不到了，找到了给你

E. 求锁相环技术资料及英文翻译

Phase-locked loop Technology (锁相环技术)

A phase-locked loop or phase lock loop (PLL) is a control system that generates a signal that has a fixed relation to the phase of a "reference" signal. A phase-locked loop circuit responds to both the frequency and the phase of the input signals, automatically raising or lowering the frequency of a controlled oscillator until it is matched to the reference in both frequency and phase. A phase-locked loop is an example of a control system using negative feedback.

Phase-locked loops are widely used in radio, telecommunications, computers and other electronic applications. They may generate stable frequencies, recover a signal from a noisy communication channel, or distribute clock timing pulses in digital logic designs such as microprocessors. Since a single integrated circuit can provide a complete phase-locked-loop building block, the technique is widely used in modern electronic devices, with output frequencies from a fraction of a cycle per second up to many gigahertz.

Earliest research towards what became known as the phase-locked loop goes back to 1932, when British researchers developed an alternative to Edwin Armstrong's superheterodyne receiver, the Homodyne. In the homodyne or synchrodyne system, a local oscillator was tuned to the desired input frequency and multiplied with the input signal. The resulting output signal included the original audio molation information. The intent was to develop an alternative receiver circuit that required fewer tuned circuits than the superheterodyne receiver. Since the local oscillator would rapidly drift in frequency, an automatic correction signal was applied to the oscillator, maintaining it in the same phase and frequency as the desired signal. The technique was described in 1932, in a paper by H.de Bellescise, in the French journal Onde Electrique.[1]

In analog television receivers since at least the late 1930s, phase-locked-loop horizontal and vertical sweep circuits are locked to synchronization pulses in the broadcast signal.[2]

When Signetics introced a line of monolithic integrated circuits that were complete phase-locked loop systems on a chip in 1969,[3] applications for the technique multiplied. A few years later RCA introced the "CD4046" CMOS Micropower Phase-Locked Loop, which became a popular integrated circuit.

Applications
Phase-locked loops are widely used for synchronization purposes; in space communications for coherent carrier tracking and threshold extension, bit synchronization, and symbol synchronization. Phase-locked loops can also be used to demolate frequency-molated signals. In radio transmitters, a PLL is used to synthesize new frequencies which are a multiple of a reference frequency, with the same stability as the reference frequency.

[edit] Clock recovery
Some data streams, especially high-speed serial data streams (such as the raw stream of data from the magnetic head of a disk drive), are sent without an accompanying clock. The receiver generates a clock from an approximate frequency reference, and then phase-aligns to the transitions in the data stream with a PLL. This process is referred to as clock recovery. In order for this scheme to work, the data stream must have a transition frequently enough to correct any drift in the PLL's oscillator. Typically, some sort of rendant encoding is used; 8B10B is very common.

[edit] Deskewing
If a clock is sent in parallel with data, that clock can be used to sample the data. Because the clock must be received and amplified before it can drive the flip-flops which sample the data, there will be a finite, and process-, temperature-, and voltage-dependent delay between the detected clock edge and the received data window. This delay limits the frequency at which data can be sent. One way of eliminating this delay is to include a deskew PLL on the receive side, so that the clock at each data flip-flop is phase-matched to the received clock. In that type of application, a special form of a PLL called a Delay-Locked Loop (DLL) is frequently used.[4]

[edit] Clock generation
Many electronic systems include processors of various sorts that operate at hundreds of megahertz. Typically, the clocks supplied to these processors come from clock generator PLLs, which multiply a lower-frequency reference clock (usually 50 or 100 MHz) up to the operating frequency of the processor. The multiplication factor can be quite large in cases where the operating frequency is multiple gigahertz and the reference crystal is just tens or hundreds of megahertz.

[edit] Spread spectrum
All electronic systems emit some unwanted radio frequency energy. Various regulatory agencies (such as the FCC in the United States) put limits on the emitted energy and any interference caused by it. The emitted noise generally appears at sharp spectral peaks (usually at the operating frequency of the device, and a few harmonics). A system designer can use a spread-spectrum PLL to rece interference with high-Q receivers by spreading the energy over a larger portion of the spectrum. For example, by changing the operating frequency up and down by a small amount (about 1%), a device running at hundreds of megahertz can spread its interference evenly over a few megahertz of spectrum, which drastically reces the amount of noise seen by FM receivers which have a bandwidth of tens of kilohertz.

F. 什么是锁相环

锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收
到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收
到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（
或者说，相干的）。

由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号
中的时钟信号具有一定的相差，所以很形象地称其为锁相器。

而一般情形下，这种锁相环的三个组成部分和相应的运作机理是：

1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度；

2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器
内部的时钟输出信号的频率或者相位，使得锁相器完成上述的固定相差功能；

3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑，大多数情形下是一个低通
滤波器，用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。

从上可以看出，大致有如下框图：

┌—————┐ ┌—————┐ ┌———————┐
→—┤ 鉴相器 ├—→—┤环路滤波器├—→—┤受控时钟发生器├→┬—→
└——┬——┘ └—————┘ └———————┘ │
↑ ↓
└——————————————————————————┘

可见，是一个负反馈环路结构，所以一般称为锁相环（PLL: Phase Locking Loop）

锁相环有很多种类，可以是数字的也可以是模拟的也可以是混合的，可以用于恢复载波
也可以用于恢复基带信号时钟.......

G. 哪位大侠帮我把这段英文翻译下，是关于锁相环的

锁相环技术（锁相环技术）
锁相环或锁相回路（ PLL ）是一个控制系统，生成一个信号，即有固定关系的阶段， “参考”的信号。锁相环电路响应的频率和相位的输入信号，
自动提高或降低频率的振荡器，直到它匹配的提法在频率和相位。锁相环是一个例子，控制系统采用负反馈。
锁相环，广泛用于广播，通信，计算机及其他电子设备。他们可能会产生稳定的频率，恢复信号从一个嘈杂的沟通渠道，或分发时钟频率脉冲在数字逻辑设计，如微处理器。由于一个单一的综合电路可提供一个完整的锁相环积木，
这项技术被广泛应用于现代电子设备，与输出频率由一小部分，一个周期最多每秒许多千兆赫。
最早的研究方面有什么被称为锁相环可追溯到1932年，英国研究人员开发了一种替代埃德温阿姆斯特朗的超外差接收器，零差。在零或synchrodyne系统，本地振荡器进行了调整，理想的输入频率，再乘以与输入信号。
由此产生的输出信号包括日
é原始音频调制信息。目的是要制订一个替代接收电路，需要更少的调谐电路比超外差接收机。由于本地振荡器将迅速漂移的频率，自动校正信号用于振荡器，保持在同一相位和频率的期望信号。这项技术被称为1932年，在一个文件H.de Bellescise ，在法国杂志上哪里学习电气。 [ 1 ]
在模拟电视接收器至少自20世纪30年代后期，锁相环横向和纵向扫描电路的锁定，以同步脉冲的广播信号。 [ 2 ]
当Signetics公司推出了系列的单片集成了完整的集成电路锁相环系统芯片于1969年， [ 3 ]应用技术成倍增加。几年后的RCA推出了“ CD4046 ”的CMOS微锁相环，成为一个受欢迎的积体电路。
应用
锁相环广泛用于同步的目的;在空间通信的相干载波跟踪和阈值延伸，位同步和符号同步。锁相环也可用于解调调频信号。在无线电发射机，一个锁相环是用来合成新的频率是多一个参考频率，
以同样的稳定作为参考频率。

H. 为什么要用锁相环

因为它不仅能将输出频率锁定在与输入频率一样，还能使输出频率是输入频率的倍数，实现对输入信号的调制。

锁相环路是一种反馈控制电路，简称锁相环(PLL)。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。最终使得输入和输出两个频率同步，且具有稳定的相位差。

锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

(8)锁相环技术pdf扩展阅读：

锁相环的工作原理是检测输入信号和输出信号的相位差，并将检测出的相位差信号通过鉴相器转换成电压信号输出，经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制，再通过反馈通路把振荡器输出信号的频率、相位反馈到鉴相器。

如果想要倍频，只需要将压控振荡器的输出进行分频，比如二分频，其中一部分分频和输入频率得一样，那么对应输出的频率就是输入频率的二倍了。想要实现分频，只需要把输入的时钟频率分频即可！

锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。

60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.

锁相环技术目前的应用集中在以下三个方面：第一 信号的调制和解调；第二 信号的调频和解调；第三信号频率合成电路。

I. 什么是"锁相技术"

锁相技术也是锁相环技术

锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。
由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。

而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：

1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;

2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器, 内部的时钟输出信号的频率或者相位,使得锁相器完成上述的固定相差功能;

3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通滤波器,用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。

从上可以看出,大致有如下框图：

┌—————┐ ┌—————┐ ┌———————┐
→—┤ 鉴相器 ├—→—┤环路滤波器├—→—┤受控时钟发生器├→┬—→
└——┬——┘ └—————┘ └———————┘ │
↑ ↓
└——————————————————————————┘

可见,是一个负反馈环路结构,所以一般称为锁相环（PLL: Phase Locking Loop）

锁相环有很多种类,可以是数字的也可以是模拟的也可以是混合的,可以用于恢复载波也可以用于恢复基带信号时钟。