㈠ Cadence IC CDB-OA工艺库转换方法
IC610以上的版本只能够识别OA格式的PDK，而tsmc18rf 所采用的是cdb格式，所以需要进行转换，而IC610自带CDB-OA转换功能，实现很方便 。
总结写在开头：
对于cdb转oa，首先找到相应cdb库的cdb.lib文件（或其他名字的.lib文件）和相应的cdb库文件夹，然后用virtusos自带的tools—Conversion Toolbox进行转换，生成新的库文件夹，然后新建library，路径指向这个新的文件夹即可
软件和资料请看个人介绍
工艺库转换步骤如下：
1.打开virtuoso
/opt/Cadence/IC617/bin/virtuoso
2.打开tools--library manager查看当前library
3.在IC617文件夹中新建Library和OAconversion文件夹，在Library文件夹中新建1P6M_1.8V_3.3V_MM_RF
mkdir ./ Library
mkdir ./ Library /1P6M_1.8V_3.3V_MM_RF
mkdir ./ OAconversion
解压库压缩包到tsmc18rf_pdk_v13d文件夹
tar –xvf tsmc18rf_pdk_v13d.tar –C tsmc18rf_pdk_v13d
4.安装pdkInstall.pl到Library
perl ./pdkInstall.pl
1
/opt/Cadence/IC617/Library/ 1P6M_1.8V_3.3V_MM_RF（事前新建的文件夹1P6M_1.8V_3.3V_MM_RF）
5.将/opt/Cadence/IC617/Library/1P6M_1.8V_3.3V_MM_RF中cds.lib拷贝到/opt/Cadence/IC617/OAconversion/cdb
6.将这个cds.lib文件中的tsmc18rf后面的改成/opt/Cadence/IC617/Library/1P6M_1.8V_3.3V_MM_RF/tsmc18rf（事前新建的1P6M_1.8V_3.3V_MM_RF文件夹路径）
点击tools-Conversion Toolbox，然后点击CDB to OpenAccess Translator
7.然后Browse中选择/opt/Cadence/IC617/OAconversion/cdb/cds.lib，然后点击OK
8.这时/opt/Cadence/IC617/OAconversion新生成了tsmc18rf文件夹，将原来/opt/Cadence/IC617/Library/1P6M_1.8V_3.3V_MM_RF中的tsmc18rf删除，然后再将OAconversion新生成了tsmc18rf拷贝到其中。
9.然后在virtuoso中点击file—new—library，选择1P6M_1.8V_3.3V_MM_RF中的techfile
10.然后在Tools—library Manager中看，发现tsmc18rf库已经加入
㈡ virtuoso批量修改网络名称
将virtuoso-openlink下的database文件夹中的virtuoso.ini.sample重命名为virtuoso.ini。
然后启动终端，cd到database目录下，输入virtuoso-t -fd即可启动服务。
在浏览器中输入http://localhost:8890进入8890端口网页即可打开其初始页面。
点击conctor，输入用户名和密码（都是dba），可进入数据库服务页面。
㈢ ic61带宽
因为ic带宽需要更多内存。ic电路工作时的完整过程：当电路处于初始状态时，C、D两点的电位为高电平，通过二输入与非门输出低电平，此时M1、M2、M7、M8导通，M3、M9截止，A和B点为高电平，所以M6和M12导通，M4和M10截止，当 \[{f_{ref}}\] 先到高电平时，M2截止，M5导通，此时C点被拉到低电位；当 \[{f_{div}}\] 也迎来高电平时，下半部分的电路将会重复上述过程同，使得D点也处于低电位，此时C、D点通过与非门输出高电平，M3、M9导通，A、B两点被接到低电平，M4、M10导通，C、D又回到高电平，最终UP和DN输出低电平，回归原始状态。下面是在cadence中的电路图,这里说明一下，因为此次计划在IC61中进行设计，而IC61中只有TSMC 65nm的库，所以之后的电路结构会有所限制，主要是mos管电源电压只有1.2 的限制。
FIG.3 PFD整体电路图
FIG.4 TSPC D触发器
数字逻辑电路的设计相对比较简单，晶体管的W和L按照最小尺寸设定，而后搭建测试电路，如下图所示， \[{f_{ref}}\] 和\[{f_{div}}\] 分别连接一个脉冲源，频率都是1MHz，占空比为50%，相位延迟通过时间延迟来体现，在本图中，在 \[{f_{ref}}\] 的输入脉冲源中延迟时间delay time可以表示为
\[\frac{{360 + T}}{{360*f}}\] ,其中T表示为延迟的相位（角度），f为信号的频率。
㈣ 请教Cadence Virtuoso安装方法
先将安装包解压到指定文件夹中,W7系统直接运行安装程序,W8系统以管理员身份运行安装程序,然后按提示安装即可。
㈤ virtuoso drc产生的文件放在哪里
放在存放工艺库文件的文件夹中。Virtuoso是Cadence公司推出的用于模拟或者数字混合电路仿真和射频电路仿真的专业软件。