微命令分段

1. 电脑CPU是什么 有什么功效！要注意什么

CPU原理 CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由控制器和运算器. 本章概述 本章重点在于:CPU基本组成与指令流程.这涉及到建立整机概念的核心问题:CPU如何执行指令,计算机如何存储信息,如何控制输入/输出. 1.CPU的的基本组成 2.拟定指令流程 1,CPU的的基本组成 在理解CPU的组成时需要抓住以下几点: (1)ALU部件,以及它的输入与输出方式. (2)用于运算的一组寄存器R0-R3或暂存器C,D,Z (3)用于控制的一组寄存器:指令寄存器IR,程序计数器PC,程序状态字寄存器PSW (4)与访存相关的一组寄存器:存储器地址寄存器MAR,存储器数据状态字寄存器MDR,堆栈指针SP (5)内部总路线的连接方式,如何向它发送信息,它又如何输出信息 (6)CPU如何通过系统总路线与主存,I/O设备连接 3.3.1节给出的是一种简化的CPU内部组成模型,它是拟定指令流程的基础, 2,拟定指令流程 指令流程体现了计算机工作原理中一个核心内容:CPU怎样执行程序指令 考核方式是给出一条特定的指令,以模型机CPU内部组成为背景,用指令语句描述其读取与执行流程.关键是要熟练掌握几种基本寻址方式的实现过程,分清谁是源地址,谁是目的地址,操作码是什么 例如:拟出指令MOV -(SP),X(R0)读取与执行流程. 学习内容: 3.1 算术逻辑运算部件ALU 3.2 运算方法 3.3 CPU模型的组成及其数据通路 3.4 时序控制方式 3.5 指令的执行与组合逻辑控制器 3.6 微程序控制器 学习目标: 理解全加器的逻辑式和结构,并行加法器及所采用的进位链,多功能算术逻辑运算部件SN74181的功能. 掌握初码定点加减运算,移位操作,理解浮点加减运算,十进制加法运算,掌握无符号整数一位乘法并了解其逻辑实现,掌握无符号整数一位除法,了解浮点乘除运算. 学习目标: 掌握模型机的基本组成,数据通路及数据传送,掌握微命令的基本形式. 理解控制器的功能,掌握指令流程及组合逻辑控制器的工作原理. 掌握微型程序控制的概念,了解微指令的编码方式和顺序控制方式,了解微指令的格式. 重点难点: 补码定点加减运算,无符号整数一位乘法和除法.(难点) 模型机的基本组成,数据通路及数据传送,微命令的基本形式. 指令流程及组合逻辑控制器的工作原理.(重点) 课时安排: 9课时. 媒体使用: 使用多媒体投影,主要采用PowerPoint准备的电子教案. § 3.1 算术逻辑运算部件ALU ALU是一种功能较强的组合逻辑电路,有时被称为多功能函数发生器. ALU的核心是加法器. ALU主要完成对二进制代码的定点算术运算和逻辑运算. § 3.1.1 加法单元 全加器与半加器: An An-1…Ai…A2 A1 A0 Bn Bn-1…Bi …B2 B1 B0 + Cn Cn-1…Ci …C2 C1 C0 全加器为考虑三个输入的加法单元,半加器为考虑两个输入的加法单元. 全加和∑i+向高位的进位Ci 低位送进来的进位Ci 输入量 输出量 用半加器构成全加器 (1)半加求和可用异或门实现: 半加和=AiOBi (半加器的逻辑式) 半加器又称为异或门 (2)全加器=两个半加,其逻辑式: ∑i=AiOBiOCi C i+1=AiBi+(AiOBi)Ci 因逻辑门电路均存在延迟时间,全加器电路是一个延迟部件,其特性将影响全加器的速度. + + + + + § 3.1.2 并行加法器与进位链结构 并行加法器:是用n位全加器实现两个n位操作数各位同时相加,其中的全加器的位数与操作数的位数相同. 并行加法器的最长时间是由进位信号的传递时间决定的,而每位全加器本身的求和延迟是次要的因素.所以,加快进位的产生和传递是提高其速度的关键. 进位链:并行加器中传递进位信号的逻辑线路,称为~ 1. 基本进位公式: C i+1=AiBi+(AiOBi)Ci 2. 并行加法器的串行进位: (1)串行进位的并行加法器是将n个全加器串接起来,就可进行两个n 个位数相加. (2)串行进位方式:是指相加的进位逐级形成的,每一级的进位直接依赖于前一级的进位.称为~(行波进位) + Gi为进位产生函数 Pi为进位传递函数 (3)串行进位的延迟时间较长. (4)串行进位的逻辑表达式:见教材P61. 3. 并行进位(先行进位,同时进位) (1)定义:同时形成各级进位信号的方法,称为~. (2)采用并行进位的加法器的运算速度较快,但是以增加硬件逻辑线路为代价的. § 3.1.3 ALU举例 1. SN74181外特性 2. SN74181内部结构 3. SN74181功能表 4. 用SN74181构成多位的ALU § 3.2 运算方法 § 3.2.1 定点加减运算 1. 原码加减运算: 原码的加减法较复杂,很少使用,其原因: (1)原码的加减运算,因计算机的实际操作取决于指令中的操作码和两个操作数的符号; (2)运算结果的符号判断也较复杂. 2.补码加减运算: (1)补码加法运算: [X]补+[Y]补=[X+Y]补 两个相加的数无论正负,只要是以补码的形式表示的,则可按二进制规则相加. (2)补码的减法运算: [X-Y]补=[X+(-Y)]补=[X]补+[-Y]补 符号位作为数的一部分直接参与运算. 为[Y]补的机器负数 由[Y]补求[-Y]补(机器负数)的方法 定点小数: [-Y]补= [Y]补+2-n 例: [Y]补 =0.01011 [-Y]补=1.10100+0.00001=1.10101 定点整数: [-Y]补= [Y]补+1 例: [Y]补 =1001011 [-Y]补=0110100+1=0110101 (3) 补码的运算规则: 参加运算的操作数和运算结果均用补码表示; 符号位作为数的一部分直接参与运算; 若指令操作码为加,则两个数按二进制规则相加; 若指令操作码为减,则被减数+减数的机器负数. 机器负数的求法见上张幻灯片. 3. 溢出判别 溢出:指计算机的运算结果超出其所能表示的范围,而发生错误. 溢出的分类: 正溢出:运算结果为正且大于所能表示的最大正数. 负溢出:运算结果为负且大于所能表示的最小正数(绝对值最大的负数). 溢出判断的方法: (1)采用一个符号位判断: 即:当两个同号数相加,若所得结果与两数符号不同,则表示溢出. (2)采用最高有效位的进位判断: 即:两正数相加,最高有效位有进位,符号位无进位,表明运算结果溢出; 两负数相加,最高有效位无进位,符号位有进位,表明运算结果溢出; 以下各判断逻辑式见教材P66-67) (3)采用变形补码 将符号位扩充为两位,称为变形码. 采用变形祉码表示的运算结果,可根据两个符号位是否一致来判断是否溢出. 双符号位的含义: 00——结果为正,无溢出; 01——结果为正溢出; 10——结果为负溢出; 11——结果为负,无溢出. CPU内设的一个状态寄存器,其中的溢出位V是用来记录溢出是否发生. § 3.2.2 移位 移位操作的分类: 按性质分:逻辑~,循环~,算术~ 按被移位数据长度分:字节,半字节,多倍字节 按每次移位的位数分:移1位,移n位(n ≤被移位数据长度) 1. 逻辑移位: 定义:将一组无数值意义的二进制代码进行移位. 移位规则:左移时低位补0,右补移时高位补0. 2.循环移位: 定义:在闭合移位环路中,在被子移位数据的最高位与最低位之间有移位通路. 移位规则: 循环左移时最高位移到最低位,其余各位依次左移; 循环右移时最低位移到最高位,其余各位依次右移; 3. 算术移位: 定义:带符号数的移位,移位后数的符号不变而数值变化. 移位规则: (1)原码移位规则 (2)补码右移规则 见教材P68页 (3)补码左移规则 § 3.2.3 浮点加减运算 运算规则及硬件实现 (1)对阶操作.(重点是对阶的规则P65) (2)实现尾数的加(减)运算 (3)结果规格化和判断溢出 左规 右规 (4)余入操作 § 3.2.4 十进制加减运算 1. 进制转换 2. 直接进行十进制运算: 采用BCD码表示,运算由BCD码运算指令完成. 两种方法:见教材P71页. 3. BCD码的加法运算 "加六校正" § 3.2.5 定点乘除运算 乘除法运算是计算机的基本运算之一.因乘除法运算 需要更多的硬件支持,并不是所有的计算机都配置这种硬件,但是所有的计算机都能做乘除法运算. 实现乘除法运算大致有三种方案. 本节只讨论无符号整数一位乘法和除法. 实现乘除法运算大致有三种方案: (1)采用软件实现乘除法运算. 即用原有的运算器设备,运用基本运算指令编制实现乘除法运算的子程序.这种方法适用于小型机,微型机. (2)在原有运算器基础上增加一些硬件设备来实现乘,除法操作. (3)设置专用的乘除法器.使设备处理设备专用化,目的是加快运算速度.一般适用于大,中型计算机. 1.无符号整数一位乘法 1101 被乘数B ×1011 乘数C 1101 1101 0000 + 1101 10001111 乘积 1101 ×1011 00001101 B共4次右移 0001101 B共3次右移 00000 B共2次右移 + 01101 B共1次右移 10001111 乘积 实现无符号整数一位乘法 规则:将n位乘转换为n次"累加与移位",即每一步只求一位乘数所对应的新部分积,并与原部分积作一次累加,然后右移一位. 流程图:见教材P73页,图3-8 B—存放被乘数,C—存放乘数, A—初值为0,存放部分积,最后存放乘积高位. 用A和C寄存器联合右移以存放逐次增加的部分积,并且使每次操作依据的乘数位始终在C的最低位.乘法完成时,A,C存放的是最后乘积,其中C的内容是乘积的低位部分. 硬件逻辑原理图:图3-9 例:P73,图3-8(无符号整数一位乘算法流程框图) n位被除数—B n位乘数—C,0—A C0=1 结束 开始 A,C右移一位 A+0—A A+B—A C0=1 N Y N Y 例3-11:1101×1011的运算过程: B 1101 (被乘数) Ca 0 A 0000 C 1011 (乘数) 0 0000 C0=1 +B 1101 1011 0 1101 0 0110 1101 C0=1 +B 1101 1 0011 0 1001 1110 C0=0 +0 0000 0 1001 0 0100 1111 C0=1 +B 1101 1 0001 0 1000 1111 初始状态 第一节拍 第二节拍 第三节拍 第四节拍 乘积 A\B\C三个寄存器 2.无符号整数一位除法 由手算法可知:决定商是"1"还是"0",根据部分被除数或余数减去除数是否够减. 计算机是实现除法运算,就是要解决如何判断够减与否的问题.方法如下: 用逻辑线路进行比较判别 恢复余数法——(改进)不恢复余数法或加减交替法.(见教材P75页) 恢复余数法: 将被除数或余数减去除数,若所得余数符号位为0(即正)表明够减,上商1;若余数符号位为1(即负)表明不够减,上商0加上除数(即恢复余数法) 即:先做减法,若余数为正,上商1;若余数为负,上商0,必须恢复原来的余数(加上除数). 不恢复余数法(加减交替法): 此法的特点是在运算过程中如出现不够减,则不必恢复余数,可根据符号,继续向下运算.这样运算时步数固定,控制简单. 规则: 当余数为正时,商为1,余数左移一位,减除数; 当余数为负时,商为0,余数左移一位,加除数 无符号整数不恢复余数除法流程图: 见教材P75页,图3-11 运算初始时,除数— B,被除数—A和C(其中A—高位,C—低位) 除法完成后商放在C寄存器中,余数放在A寄存器中. A寄存的最高位作为运算中的符号位,用于指示余数的正负. 注意:例3-12中第一步 A-B=[A]原-[B]原=[A]初-[B]初= [A]初+[-B]初 B的机器负数:[-B]初=[B]初+1 B求反 作业第10页 00.1101 + + + + § 3.2.6 浮点乘除运算 1. 浮点乘法运算 阶码相加并判断溢出 尾数相乘 规格化处理 2. 浮点除法运算 预置 尾数调整 求阶差 尾数相除 § 3.3 CPU模型的组成及其数据通路 CPU的组成: 控制器:完成取指令,分析指令,执行指令的操作. 运算部件:实现指令所指定的各种算术逻辑运算操作. 各种寄存器:用于存放指令,指令地址,操作数及运算结果. CPU内部数据通路:用以连接CPU内部各部件,为信息提供通路. § 3.3.1 基本组成 1. 寄存器: 存放控制信息的寄存器,如指令寄存器,程序计数器和程序状态字寄存器. 存放所处理的数据的寄存器,如通用寄存器和暂存器. 寄存器的种类: (1)通用寄存器: 4个:R0,R1,R2,R3 一组可编程访问,具有多种功能的寄存器. 指令系统为其分配编号,即寄存器地址. 其本身在逻辑上只有接收信息,存储信息和发送信息的功能,但通过编程与运算部件的配合可实现多种功能. (2)暂存器: 3个:C,D,Z C用来暂存从主存储器读出的数据 D设置在ALU的输入端,用来存放一个操作数,还可暂存从主存储器读出的数据,并设有左移和右移的功能. Z设置在ALU的输出端,用来存放运算结果. 指令系统中没有为其分配编号,故不能编址访问. (3)指令寄存器IR: 指令寄存器IR——用来存放当前正在执行的一条指令.IR的输出是控制器产生控制信号的主要逻辑依据. (4)程序计数器PC: 程序计数器又称为指令计数器或指令指针IP. 作用是提供指令的地址. 具有加1计数功能,并可编程访问. (5)程序状态字寄存器PS: 程序状态字寄存器又称为标志寄存器. 作用:用来存放现行程序的运行状态和工作方式,其内容称为程序状态字PSW. PSW是参与控制程序执行的重要依据. (6)堆栈指针SP: SP用来指示堆栈栈顶的位置,其内容是栈顶单元的地址. SP也是可编程访问的寄存. (7)与主存接口的寄存器MAR,MDR: 地址寄存器MAR用来存放CPU访问主存或I/O接口的地址.MAR连接地址总线的输出门是三态门. 数据寄存MDR用来存放CPU与主存或I/O接口之间传送的数据. CPU对主存的控制信号有两个: 读信号RD—控制对主存的读操作 写信号WR—控制对主存的写操作 2. 运算部件: 控制ALU运算的控制信号有: B加(减)1 A减1 A加1 求反 求负 B±1 A--1 A+1 NEG COM 异 或 与 减-- 加+ XOR OR AND SUB ADD 3. 总线与数据通路结构: (1)ALU总线 CPU内部采用单总线结构,即设置一组由16根双向数据传送组成的ALU总线(CPU内总线),ALU和所有的寄存器通过这组公共总线连接起来. 在单总线结构中,CPU的任何两个部件间的数据传送都必须通过这组总线,控制较简单,但传送速度受到限制. (2)系统总线:16根地址总线,16根数据总线,以及控制总线. CPU 主存 接口 接口 I/O设备 I/O设备 常见计算机硬件系统结构 总线 地址总线 数据总线 控制总线 CPU通过MAR向地址总线提供访问主存单元或I/O接口的地址 CPU通过MDR向数据总线发送或接收数据,以完成与主存单元或I/O接口之间的数据传送. CPU通过控制总线向主存或I/O设备发出(或接收)有关控制信号. 4. 控制器及微命令的基本形式: (1)微命令的基本形式 微操作命令:是最基本的控制信号,是指直接作用于部件或控制门电路的控制信号,简称微命令. 微命令的两种形式: ①电位型微命令:见教材P81页 ②脉冲型微命令:各寄存器均采用同步打入脉冲将ALU总线上的数据打入其中. 其种类有:CPR0, CPR1, CPPC, CPIR, CPSP, CPMAR, CPMDR等…..…………… (2)控制器 控制器:基本功能就是执行指令,即根据指令产生控制信号序列以命令相应部件分步完成指定的操作. 传统控制器的主要部件包括:指令寄存器IR,指令译码器,程序计数器PC,状态字寄存器PSW,时序系统和微操作信号发生器. 计算机的组成框图: 输入设备 运算器 输出设备 控制器 存贮器 控制信号 数据信号 数据 程序 结果 输入命令 操作命令 存取数据 输出命令 存取命令 指令 CPU 计算机的基本工作原理——冯诺依曼原理 § 3.3.2 数据传送 1.寄存器之间的数据传送:直接通过ALU总线传送数据,具体传送由输出门和打入脉冲控制. 2. 主存数据传送到CPU:通过系统总线传送数据. 3. CPU数据传送到主存 4. 执行算术或逻辑操作 见教材P82页 § 3.4 时序控制方式 计算机中的一条指令的执行过程需要分成读取指令,读取操作数,运算,存放结果等步骤.每一步操作则是由控制器产生相应的一些控制信号实现的,每条指令都可分解为一个控制信号序列. 指令的执行过程就是依次执行一个确定的控制信号序列的过程. 时序控制方式就是指微操作与时序信号之间采取保种关系,它不仅直接决定时序信号的产生,也影响到控制器及其它部件的组成,以及指令的执行速度. § 3.4.1 指令执行过程 1. 指令的分段执行过程 (1)取指令 (2)分析指令 (3)执行指令 取操作数 执行操作 形成下条指令地址 2. 指令之间的衔接方式: 能有效提高设备利用率和运算速度,但若程序需要转移,预取下条指令失败. 是在对现行指令系统运算操作时提前从主存取出下条指令,而不必等当前指令全部执行完. 并行的重叠处理方式 这种方式控制简单,但在时间上不能充分利用部件. 是指在一条指令执行完毕后才开始取下条指令 串行的顺序安排方式 特点 定义 名称 § 3.4.2 时序控制方式 时序控制方式就是指微操作与时序信号之间采取保种关系,它不仅直接决定时序信号的产生,也影响到控制器及其它部件的组成,以及指令的执行速度. 本节介绍: 同步控制方式 同步控制方式的多级时序系统 1. 同步控制方式: 定义:指各项操作由统一的时序信号进行同步控制,这就意味着各个微操作必须在规定时间内完成,到达规定时间就自动执行后继的微操作. 基本特征:是将操作时间分为若干长度相同的时钟周期(也称节拍),要求在一个或几个时钟周期内完成各个微操作. 采用范围:CPU内部,CPU,主存,各I/O接口之间. 优点:时序关系简单,结构上易于集中,相 应的设计和实现较方便. 缺点:对时间少的微操作,存在时间上的浪费 2. 同步控制方式的多级时序系统: 在CPU中为实现同步控制,必须设置一时序系统,以产生统一的时序信号对各种操作进行定时控制. (1)多时序概念:指在同步控制方式中,通常将时序信号划分几级(其中包括指令周期),称为多级时序. 在组合逻辑控制器中,是依靠不同的时间标志使CPU分步执行指令,其时序信号常划分为3级:机器周期,节拍,时钟脉冲. 在微程序控制器中,一条指令对应一段微程序(微指令序列),其时序信号划分为2级:节拍,时钟脉冲. CPU每出并执行一条指令,都要完成一系列的操作,这一系列操作所需要的时间通常叫做一个指令周期.简单地说,指令周期是取出并执行一条指令的时间. 开始 取指令 分析指令 执行指令 取指令——执行指令序列 时序信号划分为3级: 机器周期: 在组合逻辑控制器中,通常将指令周期划分为几个不同的阶段,每个阶段所需的时间,称为机器周期,又称为CPU工作周期或基本周期. 节拍(时钟周期): 将一个机器周期划分若干相等的时间段,其间仅完成一步基本操作,这个时间段用一个电平信号宽度对应,称为~. 节拍长度由CPU内部的操作的需要 在时序系统中设置节拍发生器,用以产生节拍信号. 时钟脉冲:时序系统的基本定时信号. (2)多级时序信号之间的关系: 见教材P86页,图3-14三级时序信号之间的关系. (3)时序系统的组成: 见教材P87页,图3-15时序系统框图. § 3.5 指令的执行与组合逻辑控制器 按产生控制信号的方式不同控制器可分:组合逻辑控制器和微程序控制器. 组合逻辑控制器:是指产生控制信号即微命令的部件,是用组合逻辑线路来实现. 微程序控制器:即将机器指令的操作(从取指令到执行)分解为若干个更基本的微操作序列,并将有关的控制信息(微命令)以微码形式编成微指令,输入控制存储器中. 它是早期设计计算机的一种方法,这种方法 是把控制部件看作为产生专门固定时序控制信号的逻辑电路,而逻辑电路以使用最少元件和取得最高操作速度为设计目标.一旦控制部件构后,除非重新设计和物理上对它重新接线,否则要想增加新的控制功能是不可能的.

2. 急求计算机组成原理 答案 在线等

1、第一代电子数字计算机所用的基本器件是 电子管 。
2、固件是一种 软件 特性的硬件。
3、设x=-（13/16），[X]补= 0.0011000。
4、在浮点补码加减法运算中，当运算结果的尾数出现__01（符号位）_________和____10（符号位）________时,需进行向左规格化操作。
5、磁盘存储器中,可寻址的最小单位是______________。
6、按其读写性，我们可将半导体存储器分为 静态读写存储器（SRAM）和动态读写存储器（DRAM） 两种。
7、操作表达式为(Ad1)OP(Ad2)→Ad1的指令,称为___二____地址指令。
8、指令译码的主要功能是对____地址码___________进行译码。
9、PSW用于存放程序运行时的工作方式、_____各种条件代码_______和___各种状态信息________。
10、在用分段直接编码法组合成的微指令中,应将具有___________性的微命令分在不同字段内。

我只能把我会的回答了，其他的就不知道了

3. 微指令采用分段直接编译法，33个微命令分成5组，每组包含的微命令分别是7，3，12，5，6个，则控制字段需几

根据公式X=log2（N+1），带入得3，2，3，2，2之和为12，即需要12位。
X得数取整，不采用四舍五入。

4. 简述CPU控制器的主要功能

控制器用于控制着整个CPU的工作。

控制器是计算机的神经中枢，主要的功能是指挥全机各个部件自动、协调地工作。主要的部件有：指令寄存器、译码器、时序节拍发生器、操作控制部件和指令计数器。

由于I/O设备的速率较低而CPU和内存的速率却很高，故在控制器中必须设置一缓冲器。在输出时，用此缓冲器暂存由主机高速传来的数据，然后才以I/O设备所具有的速率将缓冲器中的数据传送给I/O设备。

在输入时，缓冲器则用于暂存从I/O设备送来的数据，待接收到一批数据后，再将缓冲器中的数据高速地传送给主机。

(4)微命令分段扩展阅读：

CPU可以向控制器发送多种不同的命令，设备控制器应能接收并识别这些命令。为此，在控制器中应具有相应的控制寄存器，用来存放接收的命令和参数，并对所接收的命令进行译码。

例如，磁盘控制器可以接收CPU发来的Read、Write、Format等15条不同的命令，而且有些命令还带有参数；相应地，在磁盘控制器中有多个寄存器和命令译码器等。

就像内存中的每一个单元都有一个地址一样，系统中的每一个设备也都有一个地址，而设备控制器又必须能够识别它所控制的每个设备的地址。此外，为使CPU能向(或从)寄存器中写入(或读出)数据，这些寄存器都应具有唯一的地址。

5. 微程序的控制方式有哪些

微程序控制的基本思想，就是仿照通常的解题程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里．当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作
.
采用微程序控制方式的控制器称为微程序控制器。所谓微程序控制方式是指微命令不是由组合逻辑电路产生的，而是由微指令译码产生。一条机器指令往往分成几步执行，将每一步操作所需的若干位命令以代码形式编写在一条微指令中，若干条微指令组成一段微程序，对应一条机器指令。在设计cpu时，根据指令系统的需要，事先编制好各段微程序
，且将它们存入一个专用存储器（称为控制存储器）中。微程序控制器由指令寄存器ir、程序计数器pc、程序状态字寄存器psw、时序系统、控制存储器cm、微指令寄存器以及微地址形成电路、微地址寄存器等部件组成。执行指令时，从控制存储器中找到相应的微程序段，逐次取出微指令，送入微指令寄存器，译码后产生所需微命令，控制各步操作完成。

6. 微程序控制器主要由哪几个部分组成

1.
组合逻辑控制器有哪些缺点，微程序控制器如何针对这些缺点对其进行了改
进？
(P140)
答：组合逻辑控制器的缺点为：

①设计不规整，设计效率较低；控制器核心结构零乱，不便于检查和调试。

②不易修改与扩展指令系统功能。

改进：

引入了程序技术，使设计规整；

引入了存储逻辑，使功能易于扩展。

2.
微程序控制的基本思想是什么？

答：

①若干微命令编制成一条微指令，控制实现一步操作；

②若干微指令组成一段微程序，解释执行一条机器指令；

③微程序事先存放在控制存储器中，执行机器指令时再取出。

3.
简述控制存储器存储的内容，以及与主存的区别。

答：控制存储器中存放微程序。

与主存的区别：

①控制存储器在
CPU
中、而主存不是；

②控制存储器是一个
ROM
，而主存是
ROM
和
RAM
③控制存储器容量比主存小

④控制存储器字长比主存长

⑤控制存储器速度比主存快

4.
微指令可分为哪两部分？各自作用是什么？

答：微指令可分为

微命令字段（或微操作控制字段
)
和微地址字段
(
或顺序控制字段
)
微命令字段：提供一步操作所需的微命令。

微地址字段：指明后续微地址的形成方式
,
提供微地址的给定部分。

5.
采用分段直接编译法时，微命令分组的原则是什么？

答：同类操作中互斥的微命令放同一字段。

6.
什么是功能转移？

答：根据机器指令找到对应微程序入口地址的过程称为功能转移。

7.
后续微地址的形成方式有哪些？

答：有增量方式和断定方式两种。

7. 微指令的操作控制有几种编码方式

共5种：直接编码（直接控制）方式、字段直接编码方式、字段间接编码方式、混合编码、其他（常数字段）。特点：直接编码速度快，但控存容量极大；字段直接编码缩短了微指令的长度，但是增加了译码电路，使执行速度减慢；字段间接编码进一步缩短指令字长，但削弱了微指令的并行控制能力；混合编码综合考虑微指令的字长、灵活性、执行速度等方面的要求；常数字段用来提供常数、计数器初值等。照《计算机组成原理》手打的，求分分。楼上的是I/O设备控制方式，答非所问了。

8. 微程序的控制方式有哪些

1.
组合逻辑控制器有哪些缺点，微程序控制器如何针对这些缺点对其进行了改
进？
(P140)
答：组合逻辑控制器的缺点为：

①设计不规整，设计效率较低；控制器核心结构零乱，不便于检查和调试。

②不易修改与扩展指令系统功能。

改进：

引入了程序技术，使设计规整；

引入了存储逻辑，使功能易于扩展。

2.
微程序控制的基本思想是什么？

答：

①若干微命令编制成一条微指令，控制实现一步操作；

②若干微指令组成一段微程序，解释执行一条机器指令；

③微程序事先存放在控制存储器中，执行机器指令时再取出。

3.
简述控制存储器存储的内容，以及与主存的区别。

答：控制存储器中存放微程序。

与主存的区别：

①控制存储器在
CPU
中、而主存不是；

②控制存储器是一个
ROM
，而主存是
ROM
和
RAM
③控制存储器容量比主存小

④控制存储器字长比主存长

⑤控制存储器速度比主存快

4.
微指令可分为哪两部分？各自作用是什么？

答：微指令可分为

微命令字段（或微操作控制字段
)
和微地址字段
(
或顺序控制字段
)
微命令字段：提供一步操作所需的微命令。

微地址字段：指明后续微地址的形成方式
,
提供微地址的给定部分。

5.
采用分段直接编译法时，微命令分组的原则是什么？

答：同类操作中互斥的微命令放同一字段。

6.
什么是功能转移？

答：根据机器指令找到对应微程序入口地址的过程称为功能转移。

7.
后续微地址的形成方式有哪些？

答：有增量方式和断定方式两种。

9. 处理器内部有哪些基本操作这些基本操作个包含哪些微操作

什么是cpu，cpu就是中央处理器，英文为central processing unit。cpu是电脑中的核心配件，只有火柴盒那么大，几十张纸那么厚，但它却是一台计算机的运算核心和控制核心。电脑中所有操作都由cpu负责读取指令，对指令译码并执行指令的核心部件。cpu的结构：中央处理器cpu包括运算逻辑部件、寄存器部件和控制部件。中央处理器从存储器或高速缓冲存储器中取出指令，放入指令寄存器，并对指令译码。它把指令分解成一系列的微操作，然后发出各种控制命令，执行微操作系列，从而完成一条指令的执行。指令是计算机规定执行操作的类型和操作数的基本命令。指令是由一个字节或者多个字节组成，其中包括操作码字段、一个或多个有关操作数地址的字段以及一些表征机器状态的状态字和特征码。有的指令中也直接包含操作数本身。①运算逻辑部件。可以执行定点或浮点的算术运算操作、移位操作以及逻辑操作，也可执行地址的运算和转换。②寄存器部件。包括通用寄存器、专用寄存器和控制寄存器。通用寄存器又可分定点数和浮点数两类，它们用来保存指令中的寄存器操作数和操作结果。通用寄存器是中央处理器的重要组成部分 ，大多 数 指令都要访问到通用寄存器。通用寄存器的宽度决定计算机内部的数据通路宽度，其端口数目往往可影响内部操作的并行性。专用寄存器是为了执行一些特殊操作所需用的寄存器。控制寄存器通常用来指示机器执行的状态，或者保持某些指针，有处理状态寄存器、地址转换目录的基地址寄存器、特权状态寄存器、条件码寄存器、处理异常事故寄存器以及检错寄存器等。有的时候，中央处理器cpu中还有一些缓存，用来暂时存放一些数据指令，缓存越大，说明中央处理器cpu的运算速度越快，目前市场上的中高端中央处理器cpu都有2M左右的二级缓存。③控制部件。主要负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。其结构有两种：一种是以微存储为核心的微程序控制方式；一种是以逻辑硬布线结构为主的控制方式。微存储中保持微码，每一个微码对应于一个最基本的微操作，又称微指令；各条指令是由不同序列的微码组成，这种微码序列构成微程序。中央处理器在对指令译码以后，即发出一定时序的控制信号，按给定序列的顺序以微周期为节拍执行由这些微码确定的若干个微操作，即可完成某条指令的执行。简单指令是由（3～5）个微操作组成，复杂指令则要由几十个微操作甚至几百个微操作组成。逻辑硬布线控制器 则完全是由随 机逻辑组成 。 指令译码后，控制器通过不同的逻辑门的组合，发出不同序列的控制时序信号，直接去执行一条指令中的各个操作。应用 大型、小型和微型计算机的中央处理器的规模和实现方式很不相同，工作速度也变化较大。中央处理器可以由几块电路块甚至由整个机架组成。如果中央处理器的电路集成在一片或少数几片大规模集成电路芯片上，则称为微处理器（见微型机）。中央处理器的工作速度与工作主频和体系结构都有关系。中央处理器的速度一般都在几个MIPS（每秒执行100万条指令）以上。有的已经达到几百 MIPS 。速度最快的中央处理器的电路已采用砷化镓工艺。在提高速度方面，流水线结构是几乎所有现代中央处理器设计中都已采用的重要措施。未来，中央处理器工作频率的提高已逐渐受到物理上的限制，而内部执行性（指利用中央处理器内部的硬件资源）的进一步改进是提高中央处理器工作速度而维持软件兼容的一个重要方向。
在那里能看到CPU的占用率？
在2000/xp/2003系统中，只需打开任务管理器(ctrl+alt+del )即可看到cpu占用率
CPU占用率过高有什么坏处？
最好不要长期停在100%，对cpu没影响，可长期温度过高，会使cpu附近主版电路和芯片因温度过高起变化，若时间过长，特别是在夏天，会对电脑造成伤害。
一般的，最好不要高温运行大型软件，避免让cpu保持高占用率，要做好散热。另外，CPU占用100也可能是中了木马，但不能凭这点去判断，还需其他特征。

10. 计算机考研问题

从今年开始实行全国统考，所有的考的都是一样的，数学一，英语，政治，专业课有数据结构，计算机网络，计算机组成与结构，操作系统，你可以看一下考试大纲
2009年考研计算机大纲(一)
2008-8-5 16:32
页面功能 【字体：大 中 小】【打印】【关闭】

Ⅰ 考查目标

计算机学科专业基础综合考试涵盖数据机构、计算机组成原理、操作系统和计算机网络等学科专业基础课程。要求考生比较系统地掌握上述专业基础课程的概念、基本原理和方法，能够运用所学的基本原理和基本方法分析、判断和解决有关理论问题和实际问题。

Ⅱ 考试形式和试卷结构

一、试卷满分及考试时间

本试卷满分为150分，考试时间为180分钟

二、答题方式

答题方式为闭卷、笔试

三、试卷内容结构

数据结构 45分

计算机组成原理 45分

操作系统 35分

计算机网络 25分

四、试卷题型结构

单项选择题 80分（40小题，每小题2分）

综合应用题 70分

Ⅲ 考查范围

数据结构

“考查目标”

1.理解数据结构的基本概念；掌握数据的逻辑结构、存储结构及其差异，以及各种基本操作的实现。

2.掌握基本的数据处理原理和方法的基础上，能够对算法进行设计与分析。

3.能够选择合适的数据结构和方法进行问题求解。

一、线性表

（一）线性表的定义和基本操作

（二）线性表的实现

1.顺序存储结构

2.链式存储结构

3.线性表的应用

二、栈、队列和数组

（一）栈和队列的基本概念

（二）栈和队列的顺序存储结构

（三）栈和队列的链式存储结构

（四）栈和队列的应用

（五）特殊矩阵的压缩存储

三、树与二叉树

（一）树的概念

（二）二叉树

1.二叉树的定义及其主要特征

2.二叉树的顺序存储结构和链式存储结构

3.二叉树的遍历

4.线索二叉树的基本概念和构造

5.二叉排序树

6.平衡二叉树

（三）树、森林

1.书的存储结构

2.森林与二叉树的转换

3.树和森林的遍历

（四）树的应用

1.等价类问题

2.哈夫曼（Huffman）树和哈夫曼编码

三、图

（一）图的概念

（二）图的存储及基本操作

1.邻接矩阵法

2.邻接表法

（三）图的遍历

1.深度优先搜索

2.广度优先搜索

（四）图的基本应用及其复杂度分析

1.最小（代价）生成树

2.最短路径

3.拓扑排序

4.关键路径

四、查找

（一）查找的基本概念

（二）顺序查找法

（三）折半查找法

（四）B-树

（五）散列（Hash）表及其查找

（六）查找算法的分析及应用

五、内部排序

（一）排序的基本概念

（二）插入排序

1.直接插入排序

2.折半插入排序

（三）气泡排序（bubble sort）

（四）简单选择排序

（五）希尔排序（shell sort）

（六）快速排序

（七）堆排序

（八）二路归并排序（merge sort）

（九）基数排序

（十）各种内部排序算法的比较

（十一）内部排序算法的应用

2009年考研计算机大纲(二)
2008-8-5 14:14
页面功能 【字体：大 中 小】【打印】【关闭】

计算机组成原理

“考查目标”

1.理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。

2.理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。

3.能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。

一、计算机系统概述

（一）计算机发展历程

（二）计算机系统层次结构

1.计算机硬件的基本组成

2.计算机软件的分类

3.计算机的工作过程

（三）计算机性能指标

吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS.

二、数据的表示和运算

（一）数制与编码

1.进位计数制及其相互转换

2.真值和机器数

3.BCD码

4.字符与字符串

5.校验码

（二）定点数的表示和运算

1.定点数的表示

无符号数的表示；有符号数的表示。

2.定点数的运算

定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。

（三）浮点数的表示和运算

1.浮点数的表示

浮点数的表示范围；IEEE754标准

2.浮点数的加/减运算

（四）算术逻辑单元ALU

1.串行加法器和并行加法器

2.算术逻辑单元ALU的功能和机构

三、存储器层次机构

（一）存储器的分类

（二）存储器的层次化结构

（三）半导体随机存取存储器

1.SRAM存储器的工作原理

2.DRAM存储器的工作原理

（四）只读存储器

（五）主存储器与CPU的连接

（六）双口RAM和多模块存储器

（七）高速缓冲存储器（Cache）

1.程序访问的局部

2.Cache的基本工作原理

3.Cache和主存之间的映射方式

4.Cache中主存块的替换算法

5.Cache写策略

（八）虚拟存储器

1.虚拟存储器的基本概念

2.页式虚拟存储器

3.段式虚拟存储器

4.段页式虚拟存储器

5.TLB（快表）

四、指令系统

（一）指令格式

1.指令的基本格式

2.定长操作码指令格式

3.扩展操作码指令格式

（二）指令的寻址方式

1.有效地址的概念

2.数据寻址和指令寻址

3.常见寻址方式

（三）CISC和RISC的基本概念

五、中央处理器（CPU）

（一）CPU的功能和基本结构

（二）指令执行过程

（三）数据通路的功能和基本结构

（四）控制器的功能和工作原理

1.硬布线控制器

2.微程序控制器

微程序、微指令和微命令；微指令的编码方式；微地址的形式方式。

（五）指令流水线

1.指令流水线的基本概念

2.超标量和动态流水线的基本概念

六、总线

（一）总线概述

1.总线的基本概念

2.总线的分类

3.总线的组成及性能指标

（二）总线仲裁

1.集中仲裁方式

2.分布仲裁方式

（三）总线操作和定时

1.同步定时方式

2.异步定时方式

（四）总线标准

七、输入输出（I/O）系统

（一）I/O系统基本概念

（二）外部设备

1.输入设备：键盘、鼠标

2.输出设备：显示器、打印机

3.外存储器：硬盘存储器、磁盘阵列、光盘存储器

（三）I/O接口（I/O控制器）

1.I/O接口的功能和基本结构

2.I/O端口及其编址

（四）I/O方式

1.程序查询方式

2.程序中断方式

中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。

3.DMA方式

DMA控制器的组成；DMA传送过程。

4.通道方式

2009年考研计算机大纲(三)
2008-8-5 14:14
页面功能 【字体：大 中 小】【打印】【关闭】

操作系统

“考查目标”

1.了解操作系统在计算机系统中的作用、地位、发展和特点。

2.理解操作系统的基本概念、原理，掌握操作系统设计方法与实现技术。

3.能够运用所学的操作系统原理、方法与技术分析问题和解决问题。

一、操作系统概述

（一）操作系统的概念、特征、功能和提供的服务

（二）操作系统的发展与分类

（三）操作系统的运行环境

二、进程管理

（一）进程与线程

1.进程概念

2.进程的状态与转换

3.进程控制

4.进程组织

5.进程通信

共享存储系统；消息传递系统；管道通信。

6.线程概念与多线程模型

（二）处理机调度

1.调度的基本概念

2.调度时机、切换与过程

3.调度的基本准则

4.调度方式

5.典型调度算法

先来先服务调度算法；短作业（短任务、短进程、短线程）优先调度算法；时间片轮转调度算法；优先级调度算法；高响应比优先调度算法；多级反馈队列调度算法。

（三）进程同步

1.进程同步的基本概念

2.实现临界区互斥的基本方法

软件实现方法；硬件实现方法。

3.信号量

4.管程

5.经典同步问题

生产者-消费者问题；读者-写者问题；哲学家进餐问题。

（四）死锁

1.死锁的概念

2.死锁处理策略

3.死锁预防

4.死锁避免

系统安全状态：银行家算法。

5.死锁检测和解除

三、内存管理

（一）内存管理基础

1.内存管理概念

程序装入与链接；逻辑地址与物理地址空间；内存保护。

2.交换与覆盖

3.连续分配管理方式

单一连续分配；分区分配。

4.非连续分配管理方式

分页管理方式；分段管理方式；段页式管理方式。

（二）虚拟内存管理

1.虚拟内存基本概念

2.请求分页管理方式

3.页面置换算法

最佳置换算法（OPT）；先进先出置换算法（FIFO）；最近最少使用置换算法（LRU）；时钟置换算法（CLOCK）。

4.页面分配策略

5.抖动

抖动现象；工作集。

6.请求分段管理方式

7.请求段页式管理方式

四、文件管理

（一）文件系统基础

1.文件概念

2.文件结构

顺序文件；索引文件；索引顺序文件。

3.目录结构

文件控制块和索引节点；单级目录结构和两级目录结构；树形目录结构；图形目录结构。

4.文件共享

共享动机；共享方式；共享语义。

5.文件保护

访问类型；访问控制。

（二）文件系统实现

1.文件系统层次结构

2.目录实现

3.文件实现

（三）磁盘组织与管理

1.磁盘的结构

2.磁盘调度算法

3.磁盘的管理

五、输入输出（I/O）管理

（一）I/O管理概述

1.I/O设备

2.I/O管理目标

3.I/O管理功能

4.I/O应用接口

5.I/O控制方式

（二）I/O核心子系统

1.I/O调度概念

2.高速缓存与缓冲区

3.设备分配与回收

4.假脱机技术（SPOOLing）

5.出错处理

2009年考研计算机大纲(四)
2008-8-5 14:15
页面功能 【字体：大 中 小】【打印】【关闭】

计算机网络

“考查目标”

1.掌握计算机网络的基本概念、基本原理和基本方法。

2.掌握计算机网络的体系结构和典型网络协议，了解典型网络设备的组成和特点，理解典型网络设备的工作原理

3.能够运用计算机网络的基本概念、基本原理和基本方法进行网络系统的分析、设计和应用

一、计算机网络体系结构

（一）计算机网络概述

1.计算机网络的概念、组成与功能

2.计算机网络的分类

3.计算机网络与互联网的发展历史

4.计算机网络的标准化工作及相关组织

（二）计算机网络体系结构与参考模型

1.计算机网络分层结构

2.计算机网络协议、接口、服务等概念

3.ISO/OSI参考模型和TCP/IP模型

二、物理层

（一）通信基础

1.信道、信号、宽带、码元、波特、速率等基本概念

2.奈奎斯特定理与香农定理

3.信源与信宿

4.编码与调制

5.电路交换、报文交换与分组交换

6.数据报与虚电路

（二）传输介质

1.双绞线、同轴电缆、光纤与无线传输介质

2.物理层接口的特性

（三）物理层设备

1.中继器

2.集线器

三、数据链路层

（一）数据链路层的功能

（二）组帧

（三）差错控制

1.检错编码

2.纠错编码

（四）流量控制与可靠传输机制

1.流量控制、可靠传输与滑轮窗口机制

2.单帧滑动窗口与停止-等待协议

3.多帧滑动窗口与后退N帧协议（GBN）

4.多帧滑动窗口与选择重传协议（SR）

（五）介质访问控制

1.信道划分介质访问控制

频分多路复用、时分多路复用、波分多路复用、码分多路复用的概念和基本原理。

2.随即访问介质访问控制

ALOHA协议；CSMA协议；CSMA/CD协议；CSMA/CA协议。

3.轮询访问介质访问控制：令牌传递协议

（六）局域网

1.局域网的基本概念与体系结构

2.以太网与IEEE 802.3

3.IEEE 802.11

4.令牌环网的基本原理

（七）广域网

1.广域网的基本概念

2.PPP协议

3.HDLC协议

4.ATM网络基本原理

（八）数据链路层设备

1.网桥

网桥的概念；透明网桥与生成树算饭；源选径网桥与源选径算法。

2.局域网交换机及其工作原理。

2009年考研计算机大纲(五)
2008-8-5 14:16
页面功能 【字体：大 中 小】【打印】【关闭】

四、网络层

（一）网络层的功能

1.异构网络互联

2.路由与转发

3.拥塞控制

（二）路由算法

1.静态路由与动态路由

2.距离-向量路由算法

3.链路状态路由算法

4.层次路由

（三）IPv4

1.IPv4分组

2.IPv4地址与NAT

3.子网划分与子网掩码、CIDR

4.ARP协议、DHCP协议与ICMP协议

（四）IPv6

1.IPv6的主要特点

2.IPv6地址

（五）路由协议

1.自治系统

2.域内路由与域间路由

3.RIP路由协议

4.OSPF路由协议

5.BGP路由协议

（六）IP组播

1.组播的概念

2.IP组播地址

3.组播路由算法

（七）移动IP

1.移动IP的概念

2.移动IP的通信过程

（八）网络层设备

1.路由器的组成和功能

2.路由表与路由转发

五、传输层

（一）传输层提供的服务

1.传输层的功能

2.传输层寻址与端口

3.无连接服务与面向连接服务

（二）UDP协议

1.UDP数据报

2.UDP校验

（三）TCP协议

1.TCP段

2.TCP连接管理

3.TCP可靠传输

4.TCP流量控制与拥塞控制

六、应用层

（四）网络应用模型

1.客户/服务器模型

2.P2P模型

（五）DNS系统

1.层次域名空间

2.域名服务器

3.域名解析过程

（六）FTP

1.FTP协议的工作原理

2.控制连接与数据连接

（七）电子邮件

1.电子邮件系统的组成结构

2.电子邮件格式与MIME

3.SMTP协议与POP3协议

（八）WWW

1.WWW的概念与组成结构

2.HTTP协议