dsp编程规范

① 有关计算机、mcu、DSP等系统总线的疑惑

从广义上说，计算机通信方式可以分为并行通信和串行通信，相应的通信总线被称为并行总线和串行总线。并行通信速度快、实时性好，但由于占用的口线多，不适于小型化产品；而串行通信速率虽低，但在数据通信吞吐量不是很大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式和同步模式。

----随着微电子技术和计算机技术的发展，总线技术也在不断地发展和完善，而使计算机总线技术种类繁多，各具特色。下面仅对微机各类总线中目前比较流行的总线技术分别加以介绍。

一、内部总线

----1．I2C总线

----I2C（Inter-IC）总线10多年前由Philips公司推出，是近年来在微电子通信控制领域广泛采用的一种新型总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简化，器件封装形式小，通信速率较高等优点。在主从通信中，可以有多个I2C总线器件同时接到I2C总线上，通过地址来识别通信对象。

----2．SPI总线

----串行外围设备接口SPI（serial peripheral interface）总线技术是Motorola公司推出的一种同步串行接口。Motorola公司生产的绝大多数MCU（微控制器）都配有SPI硬件接口，如68系列MCU。SPI总线是一种三线同步总线，因其硬件功能很强，所以，与SPI有关的软件就相当简单，使CPU有更多的时间处理其他事务。

----3．SCI总线

----串行通信接口SCI（serial communication interface）也是由Motorola公司推出的。它是一种通用异步通信接口UART，与MCS-51的异步通信功能基本相同。

二、系统总线

----1．ISA总线

----ISA（instrial standard architecture）总线标准是IBM 公司1984年为推出PC/AT机而建立的系统总线标准，所以也叫AT总线。它是对XT总线的扩展，以适应8/16位数据总线要求。它在80286至80486时代应用非常广泛，以至于现在奔腾机中还保留有ISA总线插槽。ISA总线有98只引脚。

----2．EISA总线

----EISA总线是1988年由Compaq等9家公司联合推出的总线标准。它是在ISA总线的基础上使用双层插座，在原来ISA总线的98条信号线上又增加了98条信号线，也就是在两条ISA信号线之间添加一条EISA信号线。在实用中，EISA总线完全兼容ISA总线信号。

----3．VESA总线

----VESA（video electronics standard association）总线是 1992年由60家附件卡制造商联合推出的一种局部总线，简称为VL(VESA local bus)总线。它的推出为微机系统总线体系结构的革新奠定了基础。该总线系统考虑到CPU与主存和Cache 的直接相连，通常把这部分总线称为CPU总线或主总线，其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。它定义了32位数据线，且可通过扩展槽扩展到64 位，使用33MHz时钟频率，最大传输率达132MB/s，可与CPU同步工作。是一种高速、高效的局部总线，可支持386SX、386DX、486SX、486DX及奔腾微处理器。

----4．PCI总线

----PCI（peripheral component interconnect）总线是当前最流行的总线之一，它是由Intel公司推出的一种局部总线。它定义了32位数据总线，且可扩展为64位。PCI总线主板插槽的体积比原ISA总线插槽还小，其功能比VESA、ISA有极大的改善，支持突发读写操作，最大传输速率可达132MB/s，可同时支持多组外围设备。 PCI局部总线不能兼容现有的ISA、EISA、MCA（micro channel architecture）总线，但它不受制于处理器，是基于奔腾等新一代微处理器而发展的总线。

----5．Compact PCI

----以上所列举的几种系统总线一般都用于商用PC机中，在计算机系统总线中，还有另一大类为适应工业现场环境而设计的系统总线，比如STD总线、 VME总线、PC/104总线等。这里仅介绍当前工业计算机的热门总线之一——Compact PCI。

----Compact PCI的意思是“坚实的PCI”，是当今第一个采用无源总线底板结构的PCI系统，是PCI总线的电气和软件标准加欧式卡的工业组装标准，是当今最新的一种工业计算机标准。Compact PCI是在原来PCI总线基础上改造而来，它利用PCI的优点，提供满足工业环境应用要求的高性能核心系统，同时还考虑充分利用传统的总线产品，如ISA、STD、VME或PC/104来扩充系统的I/O和其他功能。

三、外部总线

----1．RS-232-C总线

----RS-232-C是美国电子工业协会EIA（Electronic Instry Association）制定的一种串行物理接口标准。RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。RS-232-C总线标准设有25条信号线，包括一个主通道和一个辅助通道，在多数情况下主要使用主通道，对于一般双工通信，仅需几条信号线就可实现，如一条发送线、一条接收线及一条地线。RS-232-C标准规定的数据传输速率为每秒50、75、 100、150、300、600、1200、2400、4800、9600、19200波特。RS-232-C标准规定，驱动器允许有2500pF的电容负载，通信距离将受此电容限制，例如，采用150pF/m的通信电缆时，最大通信距离为15m；若每米电缆的电容量减小，通信距离可以增加。传输距离短的另一原因是RS-232属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于20m以内的通信。

----2．RS-485总线

----在要求通信距离为几十米到上千米时，广泛采用RS-485 串行总线标准。RS-485采用平衡发送和差分接收，因此具有抑制共模干扰的能力。加上总线收发器具有高灵敏度，能检测低至200mV的电压，故传输信号能在千米以外得到恢复。 RS-485采用半双工工作方式，任何时候只能有一点处于发送状态，因此，发送电路须由使能信号加以控制。RS-485用于多点互连时非常方便，可以省掉许多信号线。应用RS-485 可以联网构成分布式系统，其允许最多并联32台驱动器和32台接收器。

----3．IEEE-488总线

----上述两种外部总线是串行总线，而IEEE-488 总线是并行总线接口标准。IEEE-488总线用来连接系统，如微计算机、数字电压表、数码显示器等设备及其他仪器仪表均可用IEEE-488总线装配起来。它按照位并行、字节串行双向异步方式传输信号，连接方式为总线方式，仪器设备直接并联于总线上而不需中介单元，但总线上最多可连接15台设备。最大传输距离为20米，信号传输速度一般为500KB/s，最大传输速度为1MB/s。

----4．USB总线

---通用串行总线USB（universal serial bus）是由Intel、 Compaq、Digital、IBM、Microsoft、NEC、Northern Telecom等7家世界着名的计算机和通信公司共同推出的一种新型接口标准。它基于通用连接技术，实现外设的简单快速连接，达到方便用户、降低成本、扩展PC连接外设范围的目的。它可以为外设提供电源，而不像普通的使用串、并口的设备需要单独的供电系统。另外，快速是USB技术的突出特点之一，USB的最高传输率可达12Mbps比串口快100倍，比并口快近10倍，而且USB还能支持多媒体。

② 什么是DSP编译环境

[编辑本段]数字信号处理
数字信号处理(Digital Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。德州仪器、Freescale等半导体厂商在这一领域拥有很强的实力。
[编辑本段]DSP微处理器
DSP芯片DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。 DSP微处理器（芯片）一般具有如下主要特点： （1）在一个指令周期内可完成一次乘法和一次加法； （2）程序和数据空间分开，可以同时访问指令和数据； （3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问； （4）具有低开销或无开销循环及跳转的硬件支持； （5）快速的中断处理和硬件I/O支持； （6）具有在单周期内操作的多个硬件地址产生器； （7）可以并行执行多个操作； （8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。 当然，与通用微处理器相比，DSP微处理器（芯片）的其他通用功能相对较弱些。 DSP优点： 对元件值的容限不敏感，受温度、环境等外部参与影响小； 容易实现集成；VLSI 可以时分复用，共享处理器； 方便调整处理器的系数实现自适应滤波； 可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等； 可用于频率非常低的信号。 DSP缺点： 需要模数转换； 受采样频率的限制，处理频率范围有限； 数字系统由耗电的有源器件构成，没有无源设备可靠。 但是其优点远远超过缺点。
[编辑本段]DSP技术的应用
语音处理：语音编码、语音合成、语音识别、语音增强、语音邮件、语音储存等。 图像/图形：二维和三维图形处理、图像压缩与传输、图像识别、动画、机器人视觉、多媒体、电子地图、图像增强等。 军事；保密通信、雷达处理、声呐处理、导航、全球定位、跳频电台、搜索和反搜索等。 仪器仪表：频谱分析、函数发生、数据采集、地震处理等。 自动控制：控制、深空作业、自动驾驶、机器人控制、磁盘控制等。 医疗：助听、超声设备、诊断工具、病人监护、心电图等。 家用电器：数字音响、数字电视、可视电话、音乐合成、音调控制、玩具与游戏等。 生物医学信号处理举例： CT机示例CT：计算机X射线断层摄影装置。（其中发明头颅CT英国EMI公司的豪斯菲尔德获诺贝尔奖。） CAT:计算机X射线空间重建装置。出现全身扫描，心脏活动立体图形，脑肿瘤异物，人体躯干图像重建。 心电图分析。
基于DSP的智能视频监控系统
传统的视频监视系统是简单的非智能闭路电视（CCTV）系统，其缺点十分明显。这样的系统或者需要安保人员实时监视画面以捕捉关键事件，或者需要在事后对视频记录进行回放并进行人工分析，耗时耗力，成本高而效率低。近几年，DSP在智能视频监控系统方面的应用不断完善，正在逐渐取代传统的模拟非智能系统。 iSuppli公司2006年的一份分析报告曾指出，IP视频监控系统市场到2010年将增长近十倍。 IP监控的创新技术之一是“智能摄像机”，它拥有强大的数字信号处理器，能探测威胁并触发自动响应。可见，DSP芯片是智能监控的核心。
基于DSP的语音实时变速系统
在外语多媒体教学中，要求对语速进行快慢控制，以适应不同程度学生的需求。然而，传统的语音变速产品往往在教师改变语速的同时，也改变了原说话者的语调，不能达到教学的真正目的。因此，语音变速系统应当具备调整语速的同时，还需要保证原说话者语调保持不变的特点。基于DSP（TMS320C5409）的语音实时变速系统能够任意调整语音语速，达到外语多媒体教学的需求。
[编辑本段]DSP发展轨迹
DSP产业在约40年的历程中经历了三个阶段：第一阶段，DSP意味着数字信号处理，并作为一个新的理论体系广为流行；随着这个时代的成熟，DSP进入了发展的第二阶段，在这个阶段，DSP代表数字信号处理器，这些DSP器件使我们生活的许多方面都发生了巨大的变化；接下来又催生了第三阶段，这是一个赋能(enablement)的时期，我们将看到DSP理论和DSP架构都被嵌入到SoC类产品中。” 第一阶段，DSP意味着数字信号处理 。 80年代开始了第二个阶段，DSP从概念走向了产品，TMS32010所实现的出色性能和特性备受业界关注。方进先生在一篇文章中提到，新兴的DSP业务同时也承担着巨大的风险，究竟向哪里拓展是生死攸关的问题。当设计师努力使DSP处理器每MIPS成本降到了适合于商用的低于10美元范围时，DSP在军事、工业和商业应用中不断获得成功。到1991年，TI推出价格可与16位微处理器不相上下的DSP芯片，首次实现批量单价低于5美元，但所能提供的性能却是其5至10倍。 到90年代，多家公司跻身DSP领域与TI进行市场竞争。TI首家提供可定制 DSP——cDSP，cDSP 基于内核 DSP的设计可使DSP具有更高的系统集成度，大加速了产品的上市时间。同时，TI瞄准DSP电子市场上成长速度最快的领域。到90年代中期，这种可编程的DSP器件已广泛应用于数据通信、海量存储、语音处理、汽车电子、消费类音频和视频产品等等，其中最为辉煌的成就是在数字蜂窝电话中的成功。这时，DSP业务也一跃成为TI最大的业务，这个阶段DSP每MIPS的价格已降到10美分到1美元的范围。 21世纪DSP发展进入第三个阶段，市场竞争更加激烈，TI及时调整DSP发展战略全局规划，并以全面的产品规划和完善的解决方案，加之全新的开发理念，深化产业化进程。成就这一进展的前提就是DSP每MIPS价格目标已设定为几个美分或更低。
[编辑本段]DSP未来发展
1、数字信号处理器的内核结构进一步改善，多通道结构和单指令多重数据(SIMD)、特大指令字组(VLIM)将在新的高性能处理器中将占主导地位，如Analog Devices的 ADSP-2116x。ADSP产品 2、DSP 和微处理器的融合： 微处理器是低成本的，主要执行智能定向控制任务的通用处理器能很好执行智能控制任务，但是数字信号处理功能很差。而DSP的功能正好与之相反。在许多应用中均需要同时具有智能控制和数字信号处理两种功能，如数字蜂窝电话就需要监测和声音处理功能。因此，把DSP和微处理器结合起来，用单一芯片的处理器实现这两种功能，将加速个人通信机、智能电话、无线网络产品的开发，同时简化设计，减小PCB体积，降低功耗和整个系统的成本。例如，有多个处理器的Motorola公司的DSP5665x，有协处理器功能的Massan公司FILU-200，把MCU功能扩展成DSP和MCU功能的TI公司的TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的产品。互联网和多媒体的应用需要将进一步加速这一融合过程。 3、DSP 和高档CPU的融合： 大多数高档GPP如Pentium 和PowerPC都是SIMD指令组的超标量结构，速度很快。LSI Logic 公司的LSI401Z采用高档CPU的分支预示和动态缓冲技术，结构规范，利于编程，不用担心指令排队，使得性能大幅度提高。Intel公司涉足数字信号处理器领域将会加速这种融合。 4、DSP 和SOC的融合： SOCSOC(System-On-Chip)是指把一个系统集成在一块芯片上。这个系统包括DSP 和系统接口软件等。比如Virata公司购买了LSI Logic公司的ZSP400处理器内核使用许可证，将其与系统软件如USB、10BASET、以太网、UART、GPIO、HDLC等一起集成在芯片上，应用在xDSL上，得到了很好的经济效益。因此，SOC芯片近几年销售很好，由1998年的1.6亿片猛增至1999年的3.45亿片。1999年，约39%的SOC产品应用于通讯系统。今后几年，SOC将以每年31%的平均速度增长，到2004年将达到13亿片。毋庸置疑，SOC将成为市场中越来越耀眼的明星。 5、DSP 和FPGA的融合： FPGA是现场编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。据报道，Xilinx 公司的Virtex-II FPGA对快速傅立叶变换(FFT)的处理可提高30倍以上。它的芯片中有自由的FPGA可供编程。Xilinx公司开发出一种称作Turbo卷积编译码器的高性能内核。设计者可以在FPGA中集成一个或多个Turbo内核，它支持多路大数据流，以满足第三代(3G)WCDMA无线基站和手机的需要，同时大大WCDMA无线基站节省开发时间，使功能的增加或性能的改善非常容易。因此在无线通信、多媒体等领域将有广泛应用。
[编辑本段]Windows系统DSP
DSP版本＝授权提供版（Delivery Service Partner），类似于OEM版，比正式版便宜一点。

③ c,c++的编程规范如此晦涩,怎么还有那么多人遵从

C语言发展如此迅速，而且成为最受欢迎的语言之一，主要因为它具有强大的功能。许多着名的系统软件，如DBASE Ⅳ都是由C 语言编写的。用C 语言加上一些汇编语言子程序，就更能显示C 语言的优势了，像PC- DOS 、WORDSTAR等就是用这种方法编写的。
我是学C的，感觉C很好啊，我不知道Java，C语法不是很严，可以自由编写，创新空间很大，而且效率高。我觉得，只要能精通任何一种语言，都可以用不同的方法达到相同的效果的，这就是创新，各取所长嘛。

④ 求dsp设计交通

DSP正在成为一种几乎无处不在的技术，不仅应用在众多消费电子、汽车与电话产品中，而且也进入越来越先进的设备。

诸如无线基站、雷达信号处理、指纹识别以及软件无线电等应用都要求极高的处理能力。这些新类型的高性能DSP应用推动独立处理器的性能走高，而为了提升性能，硬件解决方案也在不断发展。

在90年代初，设计者面临的挑战是，如何采用多个处理器以汇聚更多的处理能力，从而满足他们的性能要求。但是在协调多个处理器的功能时，系统级设计变得极为困难，更不用说这种方法既昂贵又浪费资源。

当第一种实现DSP的FPGA出现时，DSP设计者开始利用这种器件来支援处理器的能力。在这种方法中，FPGA通过加速DSP算法的关键部分(这对性能至关重要)，可以补充处理器的不足。

今天的专用FPGA，如Xilinx公司的Virtex 4或Altera公司的Stratix II等蕴藏着巨大的潜力，可通过并行化来提高性能。的确，DSP专用FPGA技术已显示出可提供比其它实现方案高100倍的性能优势(表1)。

图1：FPGA提供100倍于DSP的
MACOPS(每秒乘/加运算数)。MACOPS是
时钟频率与乘法器个数的乘积。

因此，在FPGA中包含一颗标准DSP的情况变得越来越普遍，而且预计以此种方式来使用FPGA的设计将迅速增加。

设计挑战

不过，伴随着这种强大的硬件能力，设计者面临如何有效实现这些基于FPGA的DSP系统的问题。这种大型的复杂设计对传统的DSP设计方法提出了挑战。这在很大程度上是因为以下事实，即在DSP应用中，传统的FPGA设计流程没有充分利用一个高效设计流程的两个关键要素：综合技术与可移植IP。

那些利用综合技术来设计ASIC的人都很清楚综合技术的优势。对基于FPGA的DSP来说，该技术是关键，它使设计进入处于高级的抽象水平并能自动探索面积与性能之间的折衷。快速设计进入与高抽象水平及自动化的结合，不仅能提供单一的设计示例，而且还能提供各种可供选择的实现结果。

对于性能优先于面积的应用来说，它可能需要包含数百个乘法器的实现方案。这种方法将具有很快的速度，但也会消耗大量硅片面积。同样，对于那些对面积更敏感的应用来说，实现方案应使用性能较低、数量较少的乘法器，以得到占位面积更小的结果。这些类型的折衷对基于FPGA的高级DSP的开发来说至关重要，因而要求有功能强大的工具。

高效DSP开发的另一个关键要素是拥有恰当的构建模块或IP。适合于这些应用的IP具有两个主要属性：可扩展性与可移植性。

与适用性相对较低的同类IP相比，可扩展IP使设计者无需牺牲效率即能构建定制IP功能。新功能模块是高效的，因为在后续的综合过程中，未用的或不必要的部分将被优化掉。

可移植性也能保证效率。DSP设计者必须能在设计出算法以后，无需进行修改即可在任何FPGA供应商的产品上运行它们。这种可移植性将提供极大的效率与自由度，以方便选择一种最佳实现方案。

DSP验证也构成挑战。当验证DSP时，信号调试与分析变得更复杂，并不仅仅限于检查时域、频域曲线及散布图。由于数字信号的特征取决于其采样时间和离散幅度，DSP验证工具必须能有效定义及操作多速率DSP应用中的时间。

此外，它们还必须易于从全精度浮点仿真转换到有限字长定点仿真。同时，它们还需要一种用于对DSP算法进行建模的语言，包括对时间、定点资源与并行性等概念的本地支持。

整合方法

设计技术方面的最新进展为解决DSP设计者的独特挑战提供了令人兴奋的解决方案。由Mathworks公司提供的Simulink是一种基于数学模型的系统设计环境，为DSP设计者提供了强大的建模与仿真功能。该环境能处理多速率离散时间定义与管理以及单源浮点仿真等DSP问题。

图2：基于FPGA的DSP设计流程。

对于FPGA实现来说，DSP综合是一项将DSP验证与最佳DSP实现链接在一起的关键创新。借助嵌入在Synplify DSP工具中的能力，设计者可以采用一种自动式且独立于器件的方法来检查实现过程的折衷并完成目标映射。

将DSP综合与Simulink联合使用，可将系统架构师与硬件设计师的专长整合到一个公共环境中。系统架构师可以为Simulink创建一个独立于供应商的模型，使设计进入点保持在纯算法层面，从而将他的注意力集中在更高层次的设计功能上。

当模型转交给硬件设计师时，规范没有任何架构含义。只要建模环境中的DSP验证工具允许无缝集成综合引擎，硬件设计师无需修改验证源就可检查架构方面的折衷。

由于验证源保持一致，所以系统架构师不用担心硬件实现问题，而硬件设计师也不必费劲地去研究DSP算法规范。此外，这还能保证设计完整性与最优化，并提高两个团队成员的工作效率。

该设计方法的关键是采用通用DSP库。供应商专有的IP会使算法设计陷入到不必要的实现细节中。采用一个与架构参数无关的通用DSP功能库，设计将根据高层规范来产生输出。

借助一个高层功能库，甚至与DSP功能有关的延时也能被推迟到架构优化阶段来处理。这是通过DSP综合来完成的。诸如DSP综合、Simulink及可移植库等创新都是改进DSP设计的关键元素，但将这些能力集成到一个总的方法学中也非常关键。最佳的DSP设计流程可为现有设计能力增加通用库以及整合DSP综合与Simulink的能力(参见图2)。

在设计规范时，系统架构师只需在纯粹的算法抽象层面上操作。通过使用功能块，设计师可用类似的DSP概念来捕获算法。

在设计流程的后期，由于Simulink具有DSP验证环境特性，算法验证因而变得非常容易。可视化、调试以及内置的加速器等能力使设计者更容易实现离散时间设计的快速仿真。

这种设计方法的引擎就是DSP综合，它决定了面积、性能等系统级目标。这个步骤旨在创造出一种能消耗最少的资源并达到所需性能的架构。通过采用折叠、系统范围重定时以及增加延时等适当的系统级优化技术，DSP综合能满足系统级性能目标。

所得到的架构可由独立于供应商的可综合RTL代码来生成。由于设计保留了独立于供应商的特性，RTL综合工具的全部能力可以被用于执行进一步的设计优化。

与传统设计流程相比，上述DSP设计方法具有明显的优势。随着设计规模增大，仅是由于其无延时的算法及无需时间来同步多条路径，DSP综合流程就超过了传统方法。

比较DSP综合与传统流程的设计结果表明，即使在不同的优化情况下，前者也一样有改进。当在DSP综合期间不执行高级优化时，所得到的任何优化主要归功于RTL综合。即使没有DSP综合优化，在所有测试电路中采用的逻辑单元数量也会一如既往地减少，而性能也会得到改善。

我们需要考虑几种不同的优化情况。当允许进行资源共享时，常常希望在资源利用上有明显的改进，即使以牺牲某些性能为代价。测试电路已经证明了这一点，即以性能的明显下降为代价可以显着减少消耗的资源。

这种优化技术最适合在资源有限但允许性能有一定下降的情况下使用。重定时优化技术是增强DSP综合结果的另一个选项。采用这种方法时，尽管可能要以消耗更多的资源为代价，但与单独的DSP综合及传统设计方法相比，性能将有显着提升。

为达到定时目的，一些DSP综合解决方案在架构层上重新分配寄存器并引入一些管道。采用门级重定时可以补充这种高级定时，两者的结合使用将获得最佳的优化结果，且无需增加任何资源即可获得明显的性能改进。

作者：Andrew Dauman

应用工程副总裁

Dirk Seynhaeve

DSP应用工程总监

Synplicity公司

自上而下直到物理实现的DSP设计流程
2005-3-28 15:07:37 电子设计应用 AccelChip公司 Dan Ganousis
世界正处于高科技下一波快速增长的开端， DSP已经成为业界公认的、将按指数增长的技术焦点。目前，大多数DSP设计已经能在半导体生产商(如T1、ADI、Freescale等)提供的通用DSP芯片上实现。通用处理器的价格相对比较便宜，并且有高质量和廉价的编程工具、方便快速实现DSP算法的支持，但开发人员更希望在原型创建和调试过程中能进行重新编程。

图1 通用DSP处理器的性能与通信领域需要的DSP处理性能的比较

速度的需要 现在，对电子系统的性能要求已经超过了通用DSP处理器的能力。图1显示了由宽带网络市场驱动的对DSP算法的性能需求与通用DSP处理器性能的差异。可以看出通用DSP的性能容量与新的宽带通信技术的需求之间的差距正以指数速率扩大。

传统上DSP开发者可以获得的改变通用DSP处理器性能的唯一方法就是将DSP算法注入到ASIC中，以达到加速硬件的目的。然而这种ASIC的解决方法实现起来非常困难，而且在ASIC上实现DSP算法是以牺牲可重编程的灵活性为代价的，同时还需要大量的非重复设计费用、漫长的原型初始化，以及购买大量昂贵的集成电路设计工具等。

随着先进的FPGA架构如Xilinx Virtex-II和Altera Stratix-II的引入，DSP设计者可以获得一种把通用DSP处理器的所有优点与ASIC的先进性能综合在一起的新型硬件。这些新型的FPGA架构可以优化DSP的实现，并能提供满足现今电子系统所必需的处理能力。

FPGA的优越性表现在它能允许DSP设计者做到“使结构适应算法”，设计者能够根据实现系统性能的需要最大限度地使用FPGA内部的并行资源。而在通用DSP处理器中资源是固定的，因为每个处理器只包含一些数量有限的类似乘法器一样的基本运算功能，设计者必须做到“使算法适应结构”，因而无法达到在FPGA中能够获得的性能。

图2 全球DSP收入预测

半导体工业的亮点

图2显示了整个DSP市场和片内算法市场(由FPGA、结构化ASIC和ASIC几部分组成)的年收入预测。其中，DSP片内算法市场今后三年内将以高于42%的年增长率增长，是整个半导体领域增长最快的部分。

现在DSP的设计团队所面临的挑战和二十世纪九十年代ASIC的设计者所面临的类似—DSP开发组如何用目标FPGA的设计方法代替通用DSP；如何去开发所需要的新的设计技巧；如何完善公司的设计流程；怎样才能提出新的DSP算法的实现方法，同时又不危及当前产品的开发计划。或许更重要的是，管理者怎样才能够使灾难性结果发生的可能性降低到最小。

AccelChip公司认为DSP的未来取决于新型设计方法的采用，而这种方法必须能使公司满足DSP市场对上市时间、成本的苛刻要求。和ASIC、FPGA的产生一样，对DSP变革的方式就是采用真正的、自上而下的设计流程。

图3 传统的DSP设计流程

传统自上而下的设计流程

传统上，DSP设计被分为两种类型的工作：系统/算法的开发和软/硬件的实现。这两类工作是由完全不同的两组工程师完成，通常这两个组在各自的接口之间被相对分开。算法开发者在不考虑系统的结构或软/硬件实现细节的情况下使用数学分析工具来创建、分析和提炼所需要的DSP算法；系统设计者则主要考虑功能的定义和结构的设计，并保持与产品说明及接口标准相一致。软/硬件设计组采用系统工程师和算法开发人员所建立的规范进而完成DSP设计的物理实现。

一般来讲，细则规范可划分成很多小的模块，每个小模块分配给各个成员，他们必须首先理解属于自己的模块的功能。

如果DSP算法的目标是FPGA、结构化ASIC或SoC，那么首要任务就是用Verilog或VHDL等硬件描述语言来建立一个RTL模型。这就需要实现工程师了解通信理论和信号处理以便明白系统工程师提出的细则规范。建立一个RTL模型和仿真测试平台常常需要花费一至两个月的时间，这主要是因为需要人工验证RTL文件和MATLAB模型的准确匹配。RTL模型仿真环境一经建立，实现工程师就要同系统工程师和算法开发人员进行交流，共同分析DSP系统硬件实现的性能、范围和功能。

由于系统工程师在算法开发阶段无法看到物理层设计，因此通常会需要修改原来的算法和系统结构、更新文字性规范、修改RTL模型和测试平台以及重新仿真，这些过程往往需要连续进行多次，直到DSP系统的性能要求能够由硬件实现为止。接着，实现工程师使用逻辑综合执行一种标准的FPGA/ASIC自上而下的设计流程，从而将RTL模型映射到门级网表，并且使用物理设计工具在给定的FPGA/ASIC器件中设置布局网表。图3给出了基本的片内DSP算法的设计流程，主要由算法开发和硬件实现两个相对分开的部分组成。

如上所述，只有花费很长的时间人工建立基于文字规范的RTL模型，才能避免因两个设计域(design domains)之间缺乏联系而造成设计开发进程的延迟，然而对这一设计工程更大的担心是DSP算法的物理设计是基于硬件工程师对文字规范主观的理解。

硬件工程师中缺乏DSP专家，因此常常会因为对要求功能的曲解而造成灾难性的后果。随着DSP复杂度的增加，在人工建立RTL模型的过程中，产生错误已司空见惯。由于相同的错误被写入仿真测试平台中，因此仿真中即便出现多次错误也无法被捕捉到，只有到了原型设计阶段，硬件设计错误才会被发现。

改进方法

FPGA/ASIC设计人员采用真正意义上的自上而下的设计方法，最重要的好处之一就是设计数据管理的改善。但是当ASIC和FPGA采用和现有DSP设计相同的自下而上的设计方法时，由于缺乏单一且有效的设计数据源，将会引入许多错误。因此，在当今的DSP设计中，各个独立的设计部门有义务使MATLAB模型和人工创建的RTL模型及测试平台保持同步。可是如前所述，这两个团队很少交流，而且通常在地理位置上也相距很远。所以管理这些数据变得非常困难。
CoWare在其SPW工具包里提供了一种模块同步问题的解决方案：将辅助模拟设计方法的概念引入硬件设计系统中，从而达到从细则规范到实现的转变。在这种方法中，CoWare 建议DSP设计组使用他们具有DSP硬件模型库的硬件设计系统创建一个可以执行的规范，从而取代对DSP规范和算法进行诠释的编程语言。
这种方法在消除硬件工程师开发RTL模型时造成的曲解方面很有优势，但是，它对确保设计数据同步方面还存在不足。由于每次修正模块都需要人工修改可执行规范，特别在现今复杂度不断增加和产品上市时间越来越短的双重压力下，发生错误的可能性将会大幅增加。

真正自上而下的DSP设计方法

Accelchip公司的DSP合成工具使用VHDL或Verilog硬件描述语言能够直接读出MATLAB模型并自动输出可以合成的RTL模型和仿真测试平台。通过连接DSP的两个设计域，给DSP设计小组在设计的人力和时间、曲解的消除、高成本的重复工作、硬件实现的自动验证，以及系统设计人员和算法开发人员在开发的初期阶段进行结构探索时所需要的能力等方面带来了很大的简化。

Accelchip使硬件设计人员不需要人工创建RTL模型和仿真测试平台，从而缩短了开发周期，减少了硬件实现所需要设计人员的数量。而且自动建立的RTL模型是目标FPGA器件的“结构化意识”，而不是简单的、继承下来的RTL模型。建立RTL模型后，其高级综合工具将创建一个逻辑综合的最佳实现，以确保所产生的门级网表具有FPGA器件的优点。

例如，DSP算法在不同供应商提供的FPGA器件列中实现，其性能和范围有很大的差异，这是因为对于不同设备来讲，结构、逻辑资源、布局资源以及布局方法都是不同的。通过“结构化意识”，Accelchip为DSP设计小组的目标FPGA器件提供了很好的物理实现。同时通过提供容易使用的、自动的从MATLAB到硬件实现的直接路径，使得DSP系统设计人员和算法开发人员能够在设计开发初期定义他们的算法。进而算法开发人员能够很快地将MATLAB设计转换成综合了性能、范围、成本和功率优点的目标FPGA的门级网表。有了来自算法物理实现的初期或开发周期中的反馈，就意味着设计流程后期所做的重复更少，再一次节省了宝贵的时间和人力。

结语

DSP技术的重要性日益增加，对其算法的性能要求远远超过了通用性DSP处理器的能力，从而促使DSP实现小组去寻找硬件的解决方法。FPGA给DSP实现提供了理想的平台，Accelchip提供的真正的自上而下的设计方案无缝地融入了DSP的设计环境，从而确保了在转向真正的自上而下的DSP设计方法时管理风险的最小化。

⑤ TMS320F2812原理及其C语言程序开发的二、内容简介

《TMS320F2812原理及其C语言程序开发》共分12章。第1章为处理器的功能以及开发环境CCS的介绍，用简单易懂的实例引领读者入门。第2章为结合工程开发的C语言基础介绍，重点是培养读者C语言开发的基本能力。第3章为TMS320F2812外设的C语言程序开发，重点介绍外设的C语言构成，使读者对TMS320F2812的外设编程有一个清楚的认识。第4～10章为TMS320F2812的外设介绍，重点介绍外设工作原理、寄存器位信息及功能，并且根据不同的外设提供详细的C语言程序开发，可以使读者对外设充分理解。第12章为以TMS320F2812为处理器的电气平台开发介绍，重点介绍以处理器为核心的各模块硬件设计、软件开发，更好地提升读者的开发能力。附录中还介绍μC/OS-Ⅱ操作系统在TMS320F2812上移植及实时多任务管理。
《TMS320F2812原理及其C语言程序开发》适合学习DSP TMS320F2812的初级、中级用户及有一定基础的DSP设计开发人员，是DSP方面软件和硬件工程师必备的工具书，也可以作为TMS320F2812 DSP爱好者的自学教材。此外，《TMS320F2812原理及其C语言程序开发》还可以作为高等院校相关专业的参考教材。
-------------------------------------------------------------------------------- 以F2812为核心的电气平台的开发与设计
丰富的C语言程序开发实例
C语言的编程基础和编程规范
详细介绍F2812的外设原理和编程技巧
F2812的Boot ROM相关内容及多种启动方式介绍
ADC外部校正原理
嵌入式项目流程管理知识介绍
μC/OS-Ⅱ系统在F2812上的移植，以及实时多任务管理 第1章 芯片功能概述、软件介绍、项目流程管理研究
1.1 TMS320F2812性能概述
1.2 TMS320F2812结构概述
1.2.1 引脚分布
1.2.2 TMS320F2812引脚信号捕述
1.3 TMS320F2812功能概览
1.3.1 存储空间示意图
1.3.2 简要描述
1.4 DSP集成环境CCS介绍
1.4.1 CCS安装
1.4.2 CCS配置软件设置
1.4.3 CCS软件慨述
1.4.4 File（文件）菜单介绍
1.4.5 Edit（编辑）菜单介绍
1.4.6 View（视图）菜单介绍
1.4.7 Project（工程）菜单介绍
1.4.8 Debug（调试）菜单介绍
1.5 CCS工程管理
1.5.1 创建新的工程文件
1.5.2 编译并运行程序
1.6 一个简单的例子程序介绍
1.6.1 基本的程序代码生成
1.6.2 具体的程序开发介绍
1.7 嵌入式项目开发流程管理
1.7.1 概述
1.7.2 项目启动
1.7,3 项目计划
1.7.4 项目研发
1.7.5 项目结束
第2章 C语言程序设计基础
2.1 C语言数据结构及语法
2.1.1 C语言数据结构
2.1.2 C语言运算符与表达式
2.2 程序控制结构
2.2.1 if语句
2.2.2 switch语句
2.2.3 while语句
2.2.4 for语句
2.2.5 程序控制中的特殊运算符
2.3 数组
2.4 指引
2.5 函数
2.6 C语言编程规范
2.6.1 环境
2.6.2 语言规范
2.6.3 字符类
2.6.4 变情类型
2.6.5 函数声明和定义
2.6.6 变量初始化
2.6.7 算法类型转换
2.6.8 编程风格
第3章 TMS320F2812外设的C语言程序设计
3.1 导言
3.2 传统的#define方法
3.3 位定义和寄存器结构体定义方式
3.3.1 定义寄存器结构体
3.3.2 使用DATA_SECTION将寄存器结构体映射到地址空间
3.3.3 添加位定义
3.3.4 共同体定义
3.4 位操作和寄存器结构体定义方式的优点
3.5 对位或寄存器整体进行操作
3.6 一个特殊的例子（eCAN控制寄存器）
第4章 TMS320F2812系统控制及中断
4.1 存储空间
4.1.1 Flash存储器
4.1.2 OTP存储器
4.1.3 Flash和()TP寄存器
4.2 时钟及系统控制
4.2.1 时钟及系统控制概述
4.2.2 外设时钟控制寄存器(PCLKCR)
4.2.3 系统控制和状态寄存器(SCSR)
4.2.4 高/低速外设时钟预定标寄存器(HISPCP/L()SPCP)
4.3 振荡器及锁相环模块
4.4 低功耗模式
4.5 F2812外设结构
4.5.1 外设结构寄存器
4.5.2 受EALLOW保护的寄存器
4.6 F2812外设中断扩展模块
4.6.1 PIE控制器概述
4.6.2 中断操作步骤
4.6.3 向量表的映射
4.6.4 中断源
4.6.5 复用中断操作过程
4.6.6 使能/禁止复用外设中断的程序步骤
4.6.7 外设向CPU发出的复州中断请求流程
4.6.8 PIE向量表
4.6.9 P1E配置寄存器
4.6.10 中断程序设计
4.7 看门狗模块
4.7.1 看门狗模块介绍
4.7.2 看门狗计数寄存器(WDCNTR)
4.7.3 看门狗复位寄存器(WDKEY)
4.7.4 看门狗控制寄存器(WDCR)
4.7.5 看门狗模块程序设计
4.8 32位CPU定时器
4.8.1 TIMERxTIM寄存器
4.8.2 TIMERxPRD寄存器
4.8.3 TIMERxTCR寄存器
4.8.4 TIMERxTPR寄存器
4.8.5 定时器程序设计
4.9 通用输入输出口(GPI())
4.9.1 GPI()介绍
4.9.2 输入限制
4.9.3 GPxMUX寄存器(功能选择寄存器)
4.9.4 GPxDIR寄存器(方向控制寄存器)
4.9.5 GPxDAT衡存器（数据寄存器）
4.9.6 GPxSET寄存器（置位寄存器）
4.9.7 GPxCLEAR寄存器（清除寄存器）
4.9.8 GPxTOGGLE寄存器（取反触发寄器）
4.9.9 寄存器位I/O引脚的映射
4.9.10 GPIO程序设计
第5章 TMS320F2812外部接口(XINTF)
5.1 外部接U功能概述
5.2 X1NTF配褂概述
5.2.1 政变XINTF配置和时序寄器的程序
5.2.2 XINTF时钟
5.2.3 写缓冲器
5.2.4 XINTF每个区域访问的引导、激活、跟踪的时序
5.2.5 XREADY信号采样
5.2.6 区域切换
5.2.7 XMP/MC信号对XINTF的影响
5.3 引导、激活、跟踪等待状态的配置
5.4 XINTF寄存器
5.4.1 XINTF时序寄存器(XTIMINGx)
5.4.2 XINTF配性寄仔器(XINCNFx)
5.4.3 XBANK寄存器
5.5 信号描述
5.6 XINTF操作时序图
5.7 XINTF应用开发及C语言程序设计
5.7.1 XINTF应用开发概述
5.7.2 XINTF模块的C语言程序设计
第6章 TMS320F2812串行通信接口(SCI)
第7章 TMS3211F2812的串行外围设备接口（SPI）
第8章 TMS320F2812增强型区域控制网络(eCAN)模块
第9章 TMS320F2812模/数转换(ADC)模 块
第10章 TMS320F2812事件管理器(EV)模块
第11章 Boot ROM介绍和F2812程序仿真与下载
第12章 基于TMS320F2812的电气平台开发设计
附录 μC/OS-Ⅱ操作系统在F2812上移植及实时多任务管理
参考文献
……

⑥ 2000系列DSP器件2407内核各组成部分的功能机构与特点

DSP的发展
这学期我们着重针对DSP2407到2812进行了长时间的学习，尤其是2407我们接触的比较多，但是到底什么是DSP呢？我先来介绍一下。数字信号处理(Digital Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。德州仪器、Freescale等半导体厂商在这一领域拥有很强的实力。
现在，我们来了解一下DSP的发展历程。DSP产业在约40年的历程中经历了三个阶段：第一阶段，DSP意味着数字信号处理，并作为一个新的理论体系广为流行。随着这个时代的成熟，DSP进入了发展的第二阶段，在这个阶段，DSP代表数字信号处理器，这些DSP器件使我们生活的许多方面都发生了巨大的变化。接下来又催生了第三阶段，这是一个赋能(enablement)的时期，我们将看到DSP理论和DSP架构都被嵌入到SoC类产品中。” 第一阶段，DSP意味着数字信号处理 。 80年代开始了第二个阶段，DSP从概念走向了产品，TMS32010所实现的出色性能和特性备受业界关注。方进先生在一篇文章中提到，新兴的DSP业务同时也承担着巨大的风险，究竟向哪里拓展是生死攸关的问题。当设计师努力使DSP处理器每MIPS成本降到了适合于商用的低于10美元范围时，DSP在军事、工业和商业应用中不断获得成功。到1991年，TI推出价格可与16位微处理器不相上下的DSP芯片，首次实现批量单价低于5美元，但所能提供的性能却是其5至10倍。 到90年代，多家公司跻身DSP领域与TI进行市场竞争。TI首家提供可定制 DSP——cDSP，cDSP 基于内核 DSP的设计可使DSP具有更高的系统集成度，大加速了产品的上市时间。同时，TI瞄准DSP电子市场上成长速度最快的领域。到90年代中期，这种可编程的DSP器件已广泛应用于数据通信、海量存储、语音处理、汽车电子、消费类音频和视频产品等等，其中最为辉煌的成就是在数字蜂窝电话中的成功。这时，DSP业务也一跃成为TI最大的业务，这个阶段DSP每MIPS的价格已降到10美分到1美元的范围。 21世纪DSP发展进入第三个阶段，市场竞争更加激烈，TI及时调整DSP发展战略全局规划，并以全面的产品规划和完善的解决方案，加之全新的开发理念，深化产业化进程。成就这一进展的前提就是DSP每MIPS价格目标已设定为几个美分或更低。

DSP2407与DSP2812的概述
（1）2407
2407是我们学习、实验接触较多的一部分。2407开发板分为TI 2000-011 DSP2407增强型、DSP2407+CPLD开发板、SHX-DSP2407A开发板。引DSP2407+CPLD开发板套件是一套基于TMS320LF2407A+EPM240的DSP+CPLD的学习开发平台，充分发挥DSP2407和ALTERA MAX II的灵活性和功能强大。
首先在教科书中我了解到，CUP的硬件组成包括累加器，辅助寄存器算术单元，辅助寄存器0~7，进位，中央算术逻辑单元，双口RAM，数据存储器页面指针，全局存储器配置寄存器，中断屏蔽寄存器，中断标志寄存器，中断陷阱，输入、输出数据定标移位器，乘法器，微堆栈，多路选择器，程序地址寄存器，程序计数器，程序控制器，临时寄存器等等。
输入定标移位器能将来自程序存储器或数据存储器的16位数据调整为32为数据送到中央算术逻辑单元，而且不会占用时钟开销，在算术定标和逻辑操作对屏蔽定位设置中非常有用。
中央算术逻辑部分主要构成有三部分：CALU，ACC，输出定标移位器。中央算术逻辑单元是实现算术和逻辑运算功能的部分，可以执行布尔运算，使得控制器具有位操作功能。当运算在CALU中完成时，结果就被送到累加器中，并在其中进行另外的一些操作，在实际的应用中，ACC的使用相当频繁。
2407中有两个状态寄存器ST0和ST1，含有各种状态和控制位，控制着很多系统的工作状态，在应用中特别重要。
然后是数字量I/O模块。
2407中有多达41个通用、双向的数字量I/O引脚，其中很多都是复用引脚，实现一般I/O和基本功能。所有专用I/O和复用I/O引脚的功能都可通过9个16位控制寄存器来设置。可分为两类：
I/O端口复用控制寄存器， 用来控制选择I/O端口作为基本功能或一般I/O引脚功能。
数据和方向控制寄存器，当I/O端口用作一般I/O引脚功能时，用数据和方向控制寄存器可控制数据和双向I/O引脚的数据方向。这些寄存器直接与双向I/O引脚相连。
I/O模块在实际应用中和很多模块结合在一起，如上面的和LED灯结合使用，还有键盘和发光二极管结合实现利用键盘点亮发光二极管等等应用。总之，I/O模块在DSP的设计应用中是不可缺少的，承担着与其他模块交互的重要作用。
下面介绍一个重要模块——事件管理器模块
2407包含两个事件管理器模块EVA和EVB， 每个事件管理器模块有通用定时器（GP）、比较单元、捕获单元以及正交编码脉冲电路组成。这些部件使得事件管理器在电机控制方面具有很重要的应用。
每个事件管理模块都有两个通用的可编程定时器，而每个定时器包括16位的定时器增/减计数的计数器、16位的定时器比较寄存器、16位的定时器周期寄存器、16位的定时器控制寄存器各一个，还有可选择的内部或外部输入时钟，可编程的预定标器，可选择方向的输入引脚等，这些器件能让定时器进行停止/保持、连续增计数、定向增/减计数、连续增/减计数四种计数模式，和比较操作，PWM输出等多种操作，可以产生多种对称或非对称的波形输出，这就给电机控制带来了很大的便利和灵活操作空间。

（2）2812
DSP2812是TI公司新推出的功能强大的TMS320F2812的32位定点DSP，是TMS320LF2407A的升级版本，最大的特点是速度比TMS320LF2407A有了质的飞跃，从最高40M跃升到TMS320F2812的150M，处理数据位数也从16位定点跃升到32位定点。最大的亮点是其拥有EVA、EVB事件管理器和配套的12位16通道的AD数据采集，使其对电机控制得心应手。再加上丰富的外设接口，如CAN、SCI等，在工控领域占有不少份额。
DSP微处理器的特点：
DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。
DSP微处理器（芯片）一般具有如下主要特点：
（1）在一个指令周期内可完成一次乘法和一次加法；
（2）程序和数据空间分开，可以同时访问指令和数据；
（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；
（4）具有低开销或无开销循环及跳转的硬件支持；
（5）快速的中断处理和硬件I/O支持；
（6）具有在单周期内操作的多个硬件地址产生器；
（7）可以并行执行多个操作；
（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。
当然，与通用微处理器相比，DSP微处理器（芯片）的其他通用功能相对较弱些。
DSP优点：
对元件值的容限不敏感，受温度、环境等外部因素影响小；
容易实现集成；VLSI
可以分时复用，共享处理器；
方便调整处理器的系数实现自适应滤波；
可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等；
可用于频率非常低的信号。
DSP缺点：
需要模数转换；
受采样频率的限制，处理频率范围有限；
数字系统由耗电的有源器件构成，没有无源设备可靠。
但是其优点远远超过缺点。
书上常用程序片段
汇编语言源程序片段：
;主程序
.text
_c_int0
CALL SYSINIT ;系统初始化程序
CALL PWM_INIT ;EVB模块PWM初始化程序
WAIT
NOP
B WAIT
;系统初始化程序
SYSINIT:
SETC INTM
CLRC SXM
CLRC OVM
CLRC CNF ;B0区被配置为数据空间
LDP #0E0H ;指向7000h-7080h区
SPLK #81FEH,SCSR1 ;时钟4倍频,CLKIN=6M,CLKOUT=24M
SPLK #0E8H,WDCR ;不使能WDT
LDP #0
SPLK #0002H,IMR ;使能中断第2级INT2
SPLK #0FFFFH,IFR ;清全部中断标志
RET
;EVB模块的PWM初始化程序
PWM_INIT:
LDP #DP_PF2 ;指向7080h-7100h区
LACL MCRC
OR #007EH ;IOPE[1-6]被配置为基本功能方式:PWM[7-12]
SACL MCRC
LDP #DP_EVB ;指向7500h-7580h区
SPLK #0FFFFH,EVBIFRA ;清EVB 全部中断标志
SPLK #0666H,ACTRB ;PWM12,10,8 低有效,PWM11,9,7 高有效
SPLK #00H,DBTCONB ;不使能死区控制
SPLK #10H,CMPR4 ;设置比较初值 PWM7高电平占50/60, 低电平占10/60
SPLK #20H,CMPR5 ;设置PWM9,10的比较寄存器
SPLK #30H,CMPR6 ;设置PWM11,12的比较寄存器
SPLK #60H,T3PR ;设置定时器3周期寄存器,
;即PWM周期为60个CPU时钟周期
SPLK #0A600H,COMCONB ;使能比较操作
SPLK #0,T3CNT
SPLK #41H,GPTCONB ;TCOMPOE=1,T3PIN=01
SPLK #080H,EVBIMRA ;通用定时器3使能
SPLK #0174EH,T3CON ;TMODE=10 连续增计数模式,TPS=111 预分频为128
;TENABLE=1 定时器计数使能, TCLKS=00 内部时钟
;TECMPR=1 定时器3比较使能, SELT3PR=0
CLRC INTM ;开总中断
RET
;定时器3中断程序
GISR2: ;优先级INT2中断人口
;保护现场
LDP #0 ;保存机器上下文
SST #0,st0_temp ;使用自动寻址,DP-0
SST #1,st1_temp ;保存状态寄存器到B2 DARAM.
LDP #0
SACL context ;保存ACC的低16位
SACH context+1 ;保存ACC的高16位
SAR AR1,context+2
SAR AR2,context+3
SAR AR3,context+4
SAR AR4,context+5
SAR AR5,context+6
LDP #0E0H
LACC PIVR,1 ;读取外设中断向量寄存器（PIVR）,并左移一位
ADD #PVECTORS ;加上外设中断人口地址
BACC ;跳到相应的中断服务子程序
T3GP_ISR: ;通用定时器3中断人口
LDP #DP_EVB
SPLK #0,T3CNT
GISR2_RET: ;中断返回
;恢复现场
LDP #DP_EVA
SPLK #0FFFFH,EVAIFRA
LDP #0
LAR AR5,context+6
LAR AR4,context+5
LAR AR3,context+4
LAR AR2,context+3
LAR AR1,context+2
LACC context+1,16
ADDS context
LST #1, st1_temp
LST #0, st0_temp
CLRC INTM ;开总中断,因为一进中断就自动关闭总中断
RET

DSP技术的应用
语音处理：语音编码、语音合成、语音识别、语音增强、语音邮件、语音储存等。
图像/图形：二维和三维图形处理、图像压缩与传输、图像识别、动画、机器人视觉、多媒体、电子地图、图像增强等。
军事：保密通信、雷达处理、声呐处理、导航、全球定位、跳频电台、搜索和反搜索等。
仪器仪表：频谱分析、函数发生、数据采集、地震处理等。
自动控制：控制、深空作业、自动驾驶、机器人控制、磁盘控制等。
医疗：助听、超声设备、诊断工具、病人监护、心电图等。
家用电器：数字音响、数字电视、可视电话、音乐合成、音调控制、玩具与游戏等。
生物医学信号处理举例：
CT：计算机X射线断层摄影装置。（其中发明头颅CT英国EMI公司的豪斯菲尔德获诺贝尔奖。）
CAT:计算机X射线空间重建装置。出现全身扫描，心脏活动立体图形，脑肿瘤异物，人体躯干图像重建。
心电图分析。
2407和2812是dsp2000系列性能最让人关注的两款芯片，在使用过两种芯片后，
特将两款芯片的异同来作一比较。
都是对于电机控制开发使用。由此，在外设上的配备上有较多的相似之处。

2407与2812的异同点
1、相同点：
1 时间管理器，来管理定时器和pwm，及电机光电码盘的接口，
2 多路ad来接受传感器的信号
3 通讯接口 spi can sci 使得可以方便的通讯
4 程序存储器和内部ram都有一定的容量满足不同的需求
5 3、3V电压供电，突出了低功耗的节电功能
6 可以进行程序和数据空间的外扩
7 jtag接口相同
8 内核相同 ，方便程序移植
同时，240x系列都有以下特点：
采用高性能静态CMOS技术，似的供电电压降为3.3V，减小了控制器的功耗；30MIPS的执行速度是得指令周期缩短到33ns，从而提高了实时控制能力
基于TMS320C2xx DSP的CPU核，保证了F240x系列DSP代码与TMS320系列DSP代码兼容
片内有很大的程序存储器以及数据/程序RAM，DRAM，SARAM
两个事件管理器模块，包括两个16位通用定时器，8个16位脉宽调制通道，3个捕获单元，片内光电编码器接口电路，16位通道AD转换器。事件管理器模块适用于控制交流感应电机、无刷直流电机、开关磁阻电机、步进电机、多级电机和逆变器。
拥有较大的可扩展外部存储器
拥有看门狗定时器模块
控制器局域网络（CAN）2.0B模块，串行通信接口（SCI）模块，16位串行外设接口（SPI）模块
基于锁相环的时钟发生器，众多的通用I/O引脚，5个外部中断（两个电机驱动保护、复位和两个可屏蔽中断）
电源管理包括3种低功耗模式，能独立地将外设器件转入低功耗工作模式

2、不同点：
1 电压 2407 3。3V内核和IO供电，flash烧写电压5V 。2812 1。8V或者1.9V内核和3。3VIO供电，flash烧写电压3.3V 。上电次序，2407没有关系 ，2812 io先上电，核后上电
2 clk 2407最大40M 。2812 最大150M（内核电压1.9V）或者 135M（内核电压 1.8V）
3 下载程序方式 2407 编程器下载
2812 编程器下载 串口 spi
4 cpu 2407为16位处理器 。2812为32处理器
5 程序和数据空间 2407 flash32k ram2。5K可扩展196K 。2812 flash 16×128K ram 16×18K可扩展4M空间
6 时间管理器 2407 定时器16位 一个光电码盘接口。2812 定期器32位 有两个光电码盘接口
7 ad 2407 10位 2812 12位
8 sci 2407 1个 没有缓冲单元 2812 两个 具有缓冲单元
8 can 2407标准can符合2。0B协议 2812增强can和标准can 符合2。0B
9 mcbsp 2407 没有 2812 有
10 语言 2407 汇编 c 2812 汇编 c c＋＋
11 TI支持 2407没有提供较多的例程支持 2812 提供完整的模块例程支持
12 编程风格 2407倾向于模块编程 2812 类编程，并且结构性更强
13 寄存器的保护。2407没有对系统寄存器的保护，2812提供了保护机制
14 在开发环境的帮助文件上看，2407比2812要好点，2812的寄存器的设置和定 义帮助文件基本没有说明
正因为这些异同点，我们不难看出 2812已经比2407具有了更高的处理能力，更丰富的处理方式和更安全的系统结构，也增加了一部分2407所不具有的功能。
所以，信息处理量越来越大的DSP领域，可以预言，2812代替2407已经成为一种趋势。2407是2812的基础一级，2812比2407更加适应如今发展迅速。但我们现阶段还是要通过对2407的学习打好基础，以便更好的理解和学习2812,。

DSP未来发展
1、数字信号处理器的内核结构进一步改善，多通道结构和单指令多重数据(SIMD)、特大指令字组(VLIM)将在新的高性能处理器中将占主导地位，如Analog Devices的 ADSP-2116x。

2、DSP 和微处理器的融合：
微处理器是低成本的，主要执行智能定向控制任务的通用处理器能很好执行智能控制任务，但是数字信号处理功能很差。而DSP的功能正好与之相反。在许多应用中均需要同时具有智能控制和数字信号处理两种功能，如数字蜂窝电话就需要监测和声音处理功能。因此，把DSP和微处理器结合起来，用单一芯片的处理器实现这两种功能，将加速个人通信机、智能电话、无线网络产品的开发，同时简化设计，减小PCB体积，降低功耗和整个系统的成本。例如，有多个处理器的Motorola公司的DSP5665x，有协处理器功能的Massan公司FILU-200，把MCU功能扩展成DSP和MCU功能的TI公司的TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的产品。互联网和多媒体的应用需要将进一步加速这一融合过程。
3、DSP 和高档CPU的融合：
大多数高档GPP如Pentium 和PowerPC都是SIMD指令组的超标量结构，速度很快。LSI Logic 公司的LSI401Z采用高档CPU的分支预示和动态缓冲技术，结构规范，利于编程，不用担心指令排队，使得性能大幅度提高。Intel公司涉足数字信号处理器领域将会加速这种融合。
4、DSP 和SOC的融合：
SOC(System-On-Chip)是指把一个系统集成在一块芯片上。这个系统包括DSP 和系统接口软件等。比如Virata公司购买了LSI Logic公司的ZSP400处理器内核使用许可证，将其与系统软件如USB、10BASET、以太网、UART、GPIO、HDLC等一起集成在芯片上，应用在xDSL上，得到了很好的经济效益。因此，SOC芯片近几年销售很好，由1998年的1.6亿片猛增至1999年的3.45亿片。1999年，约39%的SOC产品应用于通讯系统。今后几年，SOC将以每年31%的平均速度增长，到2004年将达到13亿片。毋庸置疑，SOC将成为市场中越来越耀眼的明星。
5、DSP 和FPGA的融合：
FPGA是现场编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。据报道，Xilinx 公司的Virtex-II FPGA对快速傅立叶变换(FFT)的处理可提高30倍以上。它的芯片中有自由的FPGA可供编程。Xilinx公司开发出一种称作Turbo卷积编译码器的高性能内核。设计者可以在FPGA中集成一个或多个Turbo内核，它支持多路大数据流，以满足第三代(3G)WCDMA无线基站和手机的需要，同时大大节省开发时间，使功能的增加或性能的改善非常容易。因此在无线通信、多媒体等领域将有广泛应用

⑦ 【求助】如何在DSP中添加现成的函数库

2# 谢谢，我使用的相机是数字式的相机，利用网口来通讯，我主要是想利用DSP直接从相机中获取图像的信息，相机本身已经集成了相关的API函数库，如当前图像信息的获取等，只要直接调用获取就可以了。这在VC里是可以添加库后直接调用的，不知道在DSP里是不是也可以这样添加库后，再由DSP直接调用相机里的函数呢？

⑧ 简述声卡主芯片DSP的功能和作用

DSP芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下的一些主要特点：

（1） 在一个指令周期内可完成一次乘法和一次加法。

（2） 程序和数据空间分开，可以同时访问指令和数据。

（3） 片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问。

（4） 具有低开销或无开销循环及跳转的硬件支持。

（5） 快速的中断处理和硬件I/O支持。

（6） 具有在单周期内操作的多个硬件地址产生器。

（7） 可以并行执行多个操作。

（8） 支持流水线操作，使取指、译码和执行等操作可以重叠执行。

与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。

DSP系统的特点

数字信号处理系统是以数字信号处理为基础，因此具有数字处理的全部特点：

（1） 接口方便。DSP系统与其它以现代数字技术为基础的系统或设备都是相互兼容，这样的系统接口以实现某种功能要比模拟系统与这些系统接口要容易的多。

（2） 编程方便。DSP系统种的可编程DSP芯片可使设计人员在开发过程中灵活方便地对软件进行修改和升级。

（3） 稳定性好。DSP系统以数字处理为基础，受环境温度以及噪声的影响较小，可靠性高。

（4） 精度高。16位数字系统可以达到的精度。

（5） 可重复性好。模拟系统的性能受元器件参数性能变化比较大，而数字系统基本上不受影响，因此数字系统便于测试，调试和大规模生产。

（6） 集成方便。DSP系统中的数字部件有高度的规范性，便于大规模集成。

DSP芯片的应用

自从DSP芯片诞生以来，DSP芯片得到了飞速的发展。DSP芯片高速发展，一方面得益于集成电路的发展，另一方面也得益于巨大的市场。在短短的十多年时间，DSP芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。目前，DSP芯片的价格也越来越低，性能价格比日益提高，具有巨大的应用潜力。DSP芯片的应用主要有：

（1） 信号处理--如，数字滤波、自适应滤波、快速傅里叶变换、相关运算、频谱分析、卷积等。

（2） 通信--如，调制解调器、自适应均衡、数据加密、数据压缩、回坡抵消、多路复用、传真、扩频通信、纠错编码、波形产生等。

（3） 语音--如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音储存等。

（4） 图像/图形--如二维和三维图形处理、图像压缩与传输、图像增强、动画、机器人视觉等。

（5） 军事--如保密通信、雷达处理、声纳处理、导航等。

（6） 仪器仪表--如频谱分析、函数发生、锁相环、地震处理等。

（7） 自动控制--如引擎控制、深空、自动驾驶、机器人控制、磁盘控制。

（8） 医疗--如助听、超声设备、诊断工具、病人监护等。

（9） 家用电器--如高保真音响、音乐合成、音调控制、玩具与游戏、数字电话/电视等

⑨ 什么是DSP

dsp
求助编辑网络名片
基于dsp的线路应用数字信号处理(Digital Signal Processing，简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。德州仪器、Freescale等半导体厂商在这一领域拥有很强的实力。

目录

DSP微处理器DSP优点
DSP缺点
DSP典型应用框图
DSP的开发工具
DSP系统的设计过程
DSP算法及芯片分类
DSP技术的应用基于DSP的智能视频监控系统
基于DSP的语音实时变速系统
DSP发展轨迹
DSP未来发展
其他DSP尺寸稳定型聚酯纤维
Windows系统DSP
文件扩展名：DSP
磷酸氢二钠：DSP
dsp单身派
DSP舞团
DSP预警卫星系统
DSP 腹泻型贝类毒素
DSP 需求方平台
DSP 戴尔服务提供商DSP微处理器 DSP优点
DSP缺点
DSP典型应用框图
DSP的开发工具
DSP系统的设计过程
DSP算法及芯片分类
DSP技术的应用 基于DSP的智能视频监控系统
基于DSP的语音实时变速系统
DSP发展轨迹
DSP未来发展
其他
DSP尺寸稳定型聚酯纤维 Windows系统DSP 文件扩展名：DSP 磷酸氢二钠：DSP dsp单身派 DSP舞团 DSP预警卫星系统 DSP 腹泻型贝类毒素DSP 需求方平台DSP 戴尔服务提供商展开 编辑本段DSP微处理器
DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。 DSP微处理器（芯片）一般具有如下主要特点： （1）在一个指令周期内可完成一次乘法和一次加法； （2）程序和数据空间分开，可以同时访问指令和数据； （3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问； （4）具有低开销或无开销循环及跳转的硬件支持； （5）快速的中断处理和硬件I/O支持； （6）具有在单周期内操作的多个硬件地址产生器； （7）可以并行执行多个操作； （8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。 当然，与通用微处理器相比，DSP微处理器（芯片）的其他通用功能相对较弱些。
DSP优点
对元件值的容限不敏感，受温度、环境等外部因素影响小； 容易实现集成；VLSI 可以分时复用，共享处理器； 方便调整处理器的系数实现自适应滤波； 可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等； 可用于频率非常低的信号。
DSP缺点
需要模数转换； 受采样频率的限制，处理频率范围有限； 数字系统由耗电的有源器件构成，没有无源设备可靠。 但是其优点远远超过缺点。
编辑本段DSP典型应用框图
如右图所示
[1]
编辑本段DSP的开发工具
数字信号处理器（DSP）作为一种可编程专用芯片，是数字信号处理理论实用化过程的重要技术工具，在语音处理、图像处理等技术领域得到了广泛的应用。但对于算法设计人员来讲，利用汇编语言或C 语言进行DSP 功能开发，具有周期长、效率低的缺点，不利于算法验证和产品的快速开发。 由MathWorks 公司和TI 公司联合开发的DSPMATLAB Link for CCS Development Tools（简称CCSLink）是MATLAB6.5 版本（Release13）中增加的一个全新的工具箱，它提供了MATLAB、CCS 和DSP 目标板的接口，利用此工具可以像操作MATLAB变量一样来操作DSP 器件的存储器和寄存器，使开发人员在MATLAB 环境下完成对DSP 的操作，从而极大地提高DSP 应用系统的开发进程。 MATLAB 具有强大的分析、计算和可视化功能，利用MATLAB 提供的数十个专业工具箱，可以方便、灵活地实现对自动控制、信号处理、通信系统等的算法分析和仿真，是算法设计人员和工程技术人员必不可少的软件工具。
编辑本段DSP系统的设计过程
DSP系统的设计还没有非常好的正规设计方法。 在设计DSP系统之前，首先必须根据应用系统的目标确定系统的性能指标、信号处理 的要求，通常可用数据流程图、数学运算序列、正式的符号或自然语言来描述。第二步是根据系统的要求进行高级语言的模拟。一般来说，为了实现系统的最终目标， 需要对输入的信号进行适当的处理，而处理方法的不同会导致不同的系统性能，要得到 最佳的系统性能，就必须在这一步确定最佳的处理方法，即数字信号处理的算法（Algo rithm），因此这一步也称算法模拟阶段。例如，语音压缩编码算法就是要在确定的压缩比条件下，获得最佳的合成语音。算法模拟所用的输入数据是实际信号经采集而获得的，通常以计算机文件的形式存储为数据文件。如语音压缩编码算法模拟时所用的语音信 号就是实际采集而获得并存储为计算机文件形式的语音数据文件。有些算法模拟时所用的输入数据并不一定要是实际采集的信号数据，只要能够验证算法的可行性，输入假设的数据也是可以的。 在完成第二步之后，接下来就可以设计实时DSP系统，实时DSP系统的设计包括硬件设计和软件设计两个方面。硬件设计首先要根据系统运算量的大小、对运算精度的要求、系统成本限制以及体积、功耗等要求选择合适的DSP芯片。然后设计DSP芯片的外围电路及其他电路。软件设计和编程主要根据系统要求和所选的DSP芯片编写相应的DSP汇编程序，若系统运算量不大且有高级语言编译器支持，也可用高级语言（如C语言）编程。由于现有的高级语言编译器的效率还比不上手工编写汇编语言的效率，因此在实际应用系统中常常采用高级语言和汇编语言的混合编程方法，即在算法运算量大的地方，用手工编写的方法编写汇编语言，而运算量不大的地方则采用高级语言。采用这种方法，既可缩短软件开发的周期，提高程序的可读性和可移植性，又能满足系统实时运算的要求。DSP硬件和软件设计完成后，就需要进行硬件和软件的调试。软件的调试一般借助于DSP开发工具，如软件模拟器、DSP开发系统或仿真器等。调试DSP算法时一般采用比较实时结果与模拟结果的方法，如果实时程序和模拟程序的输入相同，则两者的输出应该一致。应用系统的其他软件可以根据实际情况进行调试。硬件调试一般采用硬件仿真器进行调试，如果没有相应的硬件仿真器，且硬件系统不是十分复杂，也可以借助于一般的工具进行调试。 系统的软件和硬件分别调试完成后，就可以将软件脱离开发系统而直接在应用系统上运行。当然，DSP系统的开发，特别是软件开发是一个需要反复进行的过程，虽然通过算法模拟基本上可以知道实时系统的性能，但实际上模拟环境不可能做到与实时系统环境完全一致，而且将模拟算法移植到实时系统时必须考虑算法是否能够实时运行的问题。如果算法运算量太大不能在硬件上实时运行，则必须重新修改或简化算法。[2]
编辑本段DSP算法及芯片分类
DSP运算的基本类型是乘法和累加(MAC)运算，对于卷积、相关、滤波和FFT基本上都是这一类运算。这样的运算可以用通用机来完成，但受到其成本和结构的限制不可能有很高的实时处理能力。 DSP运算的特点是寻址操作。数据寻址范围大，结构复杂但很有规律。例如FFT运算，它的蝶形运算相关节点从相邻两点直至跨越N/2间隔的地址范围，每次变更都很有规律，级间按一定规律排列，虽然要运算log2N遍，但每级的地址都可以预测，也就是寻址操作很有规律而且可以预测。这就不同于一般的通用机，在通用机中对数据库的操作，具有很大的随机性，这种随机寻址方式不是信号处理器的强项。 无论是专用的DSP芯片或通用DSP芯片在结构考虑上都能适应DSP运算的这些特点。而专用芯片在结构上考虑的更加专业化，更为合理，因而有更高的运算速度。 DSP芯片按用途或构成分类可以分为下列几种类型： 为不同算法而专门设计的专用芯片：例如用于做卷积/相关并具有横向滤波器结构，INMOS公司的A100、A110；HARRIS公司的HPS43168；PLESSYGEC公司的PDSP16256等。用于做FFT，Austek公司的A41102，PLESSYGEC公司的PDSP16150等。这些都是为做FIR、IIR、FFT运算而设计的，因而运算速度高，但是具有有限的可编程能力，灵活性差。 为某种目的应用专门设计系统，即ASIC系统。它只涉及一种或一种以上自然类型数据的处理，例如音频、视频、语音的压缩和解压，调制/解调器等。其内部都是由基本DSP运算单元构建，包括FIR、IIR、FFT、DCT，以及卷积码的编/解码器及RS编/解码器等。其特点是计算复杂而且密集，数据量、运算量都很大。 积木式结构：它是由乘法器、存储器、控制电路等单元逻辑电路搭接而成，这种结构方式也称为硬连线逻辑电路。它是一种早期实现方法，具有成本低、速度高等特点，由于是硬连接因而没有可编程能力。目前主要用于接收机的前端某些高频操作中。 用FPGA（现场可编程陈列）实现DSP的各种功能。实质上这也是一种硬连接逻辑电路，但由于有现场可编程能力，允许根据需要迅速重新组合基础逻辑来满足使用要求，因而更加灵活，而且比通用DSP芯片具有更高的速度。一些大的公司如Xinlinx、Altera也正把FPGA产品扩展到DSP应用中去。 通用可编程DSP芯片：这是目前用得最多的数字信号处理应用器件 片上系统Soc(SystemonChip)，这是数字化应用及微电子技术迅速发展的产物，是下一代基于DSP产品的主要发展方向之一。它把一种应用系统集成在一个芯片上。通常，为满足系统的性能要求和提高功率效率，会把DSP和MCU的多处理器处理平台集成在一起。图1是由TI公司推出的开放多媒体应用平台（OMAP），用来支持2.5G和3G应用而设计的处理器体系结构，它支持语音、音频、图像和视频信号处理应用的各种性能。其中关键器件有：低功耗的DSP芯片，用来做媒体处理；MCU用来支持应用操作系统及以控制为核心的应用处理；MTC是内存和流量控制器，确保处理器能高效访问外部存储区，避免产生瓶颈现象，提高整个平台的处理速度。[3]
编辑本段DSP技术的应用
语音处理：语音编码、语音合成、语音识别、语音增强、语音邮件、语音储存等。 图像/图形：二维和三维图形处理、图像压缩与传输、图像识别、动画、机器人视觉、多媒体、电子地图、图像增强等。 军事：保密通信、雷达处理、声呐处理、导航、全球定位、跳频电台、搜索和反搜索等。 仪器仪表：频谱分析、函数发生、数据采集、地震处理等。 自动控制：控制、深空作业、自动驾驶、机器人控制、磁盘控制等。 医疗：助听、超声设备、诊断工具、病人监护、心电图等。 家用电器：数字音响、数字电视、可视电话、音乐合成、音调控制、玩具与游戏等。 生物医学信号处理举例： CT机示例
CT：计算机X射线断层摄影装置。（其中发明头颅CT英国EMI公司的豪斯菲尔德获诺贝尔奖。） CAT：计算机X射线空间重建装置。出现全身扫描，心脏活动立体图形，脑肿瘤异物，人体躯干图像重建。 心电图分析。
基于DSP的智能视频监控系统
传统的视频监视系统是简单的非智能闭路电视（CCTV）系统，其缺点十分明显。这样的系统或者需要安保人员实时监视画面以捕捉关键事件，或者需要在事后对视频记录进行回放并进行人工分析。耗时耗力，成本高而效率低。近几年，DSP在智能视频监控系统方面的应用不断完善，正在逐渐取代传统的模拟非智能系统。 iSuppli公司2006年的一份分析报告曾指出，IP视频监控系统市场到2010年将增长近十倍。IP监控的创新技术之一是“智能摄像机”，它拥有强大的数字信号处理器，能探测威胁并触发自动响应。可见，DSP芯片是智能监控的核心。
基于DSP的语音实时变速系统
在外语多媒体教学中，要求对语速进行快慢控制，以适应不同程度学生的需求。然而，传统的语音变速产品往往在教师改变语速的同时，也改变了原说话者的语调，不能达到教学的真正目的。因此，语音变速系统应当具备调整语速的同时，还需要保证原说话者语调保持不变的特点。基于DSP（TMS320C5409）的语音实时变速系统能够任意调整语音语速，达到外语多媒体教学的需求。
编辑本段DSP发展轨迹
DSP产业在约40年的历程中经历了三个阶段：第一阶段，DSP意味着数字信号处理，并作为一个新的理论体系广为流行。随着这个时代的成熟，DSP进入了发展的第二阶段，在这个阶段，DSP代表数字信号处理器，这些DSP器件使我们生活的许多方面都发生了巨大的变化。接下来又催生了第三阶段，这是一个赋能（enablement）的时期，我们将看到DSP理论和DSP架构都被嵌入到SoC类产品中。” 第一阶段，DSP意味着数字信号处理。80年代开始了第二个阶段，DSP从概念走向了产品，TMS32010所实现的出色性能和特性备受业界关注。方进先生在一篇文章中提到，新兴的DSP业务同时也承担着巨大的风险，究竟向哪里拓展是生死攸关的问题。当设计师努力使DSP处理器每MIPS成本降到了适合于商用的低于10美元范围时，DSP在军事、工业和商业应用中不断获得成功。到1991年，TI推出价格可与16位微处理器不相上下的DSP芯片，首次实现批量单价低于5美元，但所能提供的性能却是其5至10倍。到90年代，多家公司跻身DSP领域与TI进行市场竞争。TI首家提供可定制 DSP——cDSP，cDSP 基于内核 DSP的设计可使DSP具有更高的系统集成度，大大加速了产品的上市时间。同时，TI瞄准DSP电子市场上成长速度最快的领域。到90年代中期，这种可编程的DSP器件已广泛应用于数据通信、海量存储、语音处理、汽车电子、消费类音频和视频产品等等，其中最为辉煌的成就是在数字蜂窝电话中的成功。这时，DSP业务也一跃成为TI最大的业务，这个阶段DSP每MIPS的价格已降到10美分到1美元的范围。21世纪DSP发展进入第三个阶段，市场竞争更加激烈，TI及时调整DSP发展战略全局规划，并以全面的产品规划和完善的解决方案，加之全新的开发理念，深化产业化进程。成就这一进展的前提就是DSP每MIPS价格目标已设定为几个美分或更低。
编辑本段DSP未来发展
1、数字信号处理器的内核结构进一步改善，多通道结构和单指令多重数据（SIMD）、特大指令字组（VLIM）将在新的高性能处理器中将占主导地位，如Analog Devices的 ADSP-2116x。 ADSP产品
2、DSP 和微处理器的融合： 微处理器是低成本的，主要执行智能定向控制任务的通用处理器能很好执行智能控制任务，但是数字信号处理功能很差。而DSP的功能正好与之相反。在许多应用中均需要同时具有智能控制和数字信号处理两种功能，如数字蜂窝电话就需要监测和声音处理功能。因此，把DSP和微处理器结合起来，用单一芯片的处理器实现这两种功能，将加速个人通信机、智能电话、无线网络产品的开发，同时简化设计，减小PCB体积，降低功耗和整个系统的成本。例如，有多个处理器的Motorola公司的DSP5665x，有协处理器功能的Massan公司FILU-200，把MCU功能扩展成DSP和MCU功能的TI公司的TMS320C27xx以及Hitachi公司的SH-DSP，都是DSP和MCU融合在一起的产品。互联网和多媒体的应用需要将进一步加速这一融合过程。 3、DSP 和高档CPU的融合： 大多数高档GPP如Pentium 和PowerPC都是SIMD指令组的超标量结构，速度很快。LSI Logic 公司的LSI401Z采用高档CPU的分支预示和动态缓冲技术，结构规范，利于编程，不用担心指令排队，使得性能大幅度提高。Intel公司涉足数字信号处理器领域将会加速这种融合。 4、DSP 和SOC的融合： SOC
SOC(System-On-Chip）是指把一个系统集成在一块芯片上。这个系统包括DSP 和系统接口软件等。比如Virata公司购买了LSI Logic公司的ZSP400处理器内核使用许可证，将其与系统软件如USB、10BASET、以太网、UART、GPIO、HDLC等一起集成在芯片上，应用在xDSL上，得到了很好的经济效益。因此，SOC芯片近几年销售很好，由1998年的1.6亿片猛增至1999年的3.45亿片。1999年，约39%的SOC产品应用于通讯系统。今后几年，SOC将以每年31%的平均速度增长，到2004年将达到13亿片。毋庸置疑，SOC将成为市场中越来越耀眼的明星。 5、DSP 和FPGA的融合： FPGA是现场编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。据报道，Xilinx公司的Virtex-II FPGA对快速傅立叶变换（FFT）的处理可提高30倍以上。它的芯片中有自由的FPGA可供编程。Xilinx公司开发出一种称作Turbo卷积编译码器的高性能内核。设计者可以在FPGA中集成一个或多个Turbo内核，它支持多路大数据流，以满足第三代（3G)WCDMA无线基站和手机的需要，同时大大 WCDMA无线基站
节省开发时间，使功能的增加或性能的改善非常容易。因此在无线通信、多媒体等领域将有广泛应用。