hdb3编程

Ⅰ 求C语言程序,急救啊!!~~~

/*===================================================
HDB3码即三阶高密度双极性码。一、编码规则:
1 先将消息代码变换成AMI码，若AMI码中连0的个数小于4,此时的AMI码就是HDB3码;
2 若AMI码中连0的个数大于4,则将每4个连0小段的第4个0变换成与前一个非0符号(+1或-1)同极性的符号,用表示(+1+,-1-);
3 为了不破坏极性交替反转，当相邻符号之间有偶数个非0符号时，再将该小段的第1个0变换成＋或-,符号的极性与前一非符号的相反，并让后面的非零符号从符号开始再交替变化。
例如:
消息代码:1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1
AMI码: +1 0 0 0 0 -1 0 0 0 0 +1 -1 0 0 0 0 +1 -1
HDB3码：+1 0 0 0 + -1 0 0 0 - +1 -1 + 0 0 + -1 +1
二、HDB3码的特点:
1 由HDB3码确定的基带信号无直流分量，且只有很小的低频分量;
2 HDB3中连0串的数目至多为3个，易于提取定时信号。
3 编码规则复杂，但译码较简单。
三、解码规则
1从收到的符号序列中找到破坏极性交替的点，可以断定符号及其前面的3个符号必是连0符号，从而恢复4个连码;
2再将所有的-1变换成+1后，就可以得到原消息代码==================================================*/
/* HDB3编码 在c盘创建文本文档 hjout.txt 写入+-10随机码*/
#include "stdio.h"
#include "conio.h"
#include "math.h"
main()
{
char s ;
int a[10]={8,8,8,8,8,8,8,8,8,8};
/*a[10]={8}不好用？*/
int n=3,i=0,j=0 ,k=0;

FILE*fpin,*fpout ;

/*打开待读文件*/
fpin=fopen("C:\\hjout.txt","r");
if((fpin=fopen("C:\\hjout.txt","r"))==NULL)
{
printf("wo kao !!! da bu kai !!!\n");
getch();
exit(0);
}

/*打开待写文件*/
fpout=fopen("C:\\hjin.txt","w");
if((fpout=fopen("C:\\hjin.txt","w"))==NULL)
/*可不用写if判断，系统会自己创建hjin.txt*/
{
printf("wo kao !!! da bu kai !!!\n");
getch();
exit(0);
}
/* ---------------以上是前期的准备工作--------------*/

/* 利用一个足够大数组暂时保存解码后的码 确定不再对其修改后
把结果写入文本文档具体办法 就是 读文件 和 写入文件 不同步
设置一个10位的字符型数组 要从数组写入文本的码和要写入数组的码之间
相隔三位以上 这样可保证 写入文本的码 不会再对其修改
对于直接在文本中修改码 目前以我的水平是做不到的 */

/* 需要设置 n控制1的+-号 */
/* 相邻符号若相同 后一个是v 指针后退三位 a[i-3]='0'; 不管是不是b */

s=fgetc(fpin);
while(s!=EOF)
{
/*----------------------------------------------------------*/
if(s=='0') { a[i]=0; i++;} /* 对0的解码 */

if(s=='-') { a[i]=1;
if(n==0) {if(i-3<0) a[i+7]=0;else a[i-3]=0;a[i]=0;}
n=0;i++;s=fgetc(fpin);}
if(s=='+') { a[i]=1;
if(n==1) {if(i-3<0) a[i+7]=0;else a[i-3]=0; a[i]=0;}
n=1;i++;s=fgetc(fpin);}

/*----------------------------------------------------------*/

if(j==10)j=0 ;
/*首先要判断 数组所有的数字是否都写入文本中 循环从数组中读取数字*/

if(k==0&&i<8) ; /* 只运行8次*/
else { fprintf(fpout,"%d",a[j]);
a[j]=8 ;
j++; k=1;}
/* 此if 可能存在问题 没找到 理论上i<4就是可以的 但是却得不到正确结果 */

/*a[j]=8的目的是 设置一个停止写入文本的条件*/

if(i==10)i=0 ;
/* 循环控制 写入数组数据 防止溢出 i++=9已经写满数组所以此时 i=10*/

s=fgetc(fpin);
/* 和while一起构建循环结构 fgetc读取一个字符后 指针后后移一位
所以只需再次 赋值给s 若没有这句 会死循环 强烈注意
程序会迅速的向硬盘中写数据*/
}

while(a[j]!=8)
{

fprintf(fpout,"%d",a[j]);
j++;
if(j==10)j=0 ;
}
/* 由于是滞后向文本中写数据 ，当上边的循环结束后 还有一些数据在数组中
未写入文本中。 再次利用循环结构写入文本直到遇到8 读取数组中数据时
读到a[9]时要 再次从a[0]开始读取。 */

fclose(fpin);
fclose(fpout);
}

Ⅱ verilog编程的问题，紧急。

手动代替时钟输入是不是有问题，你的手动输入要消抖吧，HDB3的编解码器应该很成熟，做一个伪随机序列发送-->编码-->解码-->伪随机序列同步验证一下就可以了！

Ⅲ c语言毕业设计应该做些什么

做一个多线程服务器程序吧，用socket套接字，可以学学网络编程，参考《unix网络编程》，对你以后学习网络编程有巨大的好处

Ⅳ hdb3编码解码

tai piaoliang le

Ⅳ 曲阜师范大学物理工程学院的教学实验室

基础物理实验中心
主要承担理工科专业的大学物理实验和物理学、光信息科学与技术专业的专业课程实验。
力热实验室 主要仪器设备有测量显微镜、三线摆、开特摆、声速测定仪、热电偶实验仪、粘滞系数测试仪、综合量热实验仪、杨氏模量测试仪、金属线胀系数测试仪、热功当量实验器等。可以进行液体粘滞系数的测定、转动惯量的测定、杨氏模量的测定、空气比热比的测定等20多个实验。
电磁学实验室 主要仪器设备有热电偶实验仪、磁滞回线实验仪、傅里叶合成分析仪、霍尔效应实验仪、、电子束实验仪以及各种仪表测量仪器。可以进行线性元件与非线性元件的伏安特性曲线的研究、电子束的聚焦与偏转、半导体热敏电阻特性的研究、万用电表的设计与制作等20多个实验。
光学实验室 主要仪器设备有迈克尔逊干涉仪、分光计、旋光仪、阿贝折射仪、反射式单色仪、平行光管以及单缝衍射光强分析仪等。可以进行棱镜折射率的测定、滤光片光谱透射率的测定、迈克尔逊干涉仪的调节和使用、薄透镜焦距的测定、组装望远镜以及全息照相等20个实验。
近代物理实验室 主要仪器设备有棱镜摄谱仪、傅里叶变换光谱仪、组合式多功能光谱仪、激光拉曼光谱仪、光学多通道分析器、核磁共振仪、光磁共振仪、塞曼效应仪、密立根油滴仪、富兰克-赫兹仪、测微光度计、黑体辐射实验装置、微波分光计。实验内容涉及原子分子物理、激光技术、电子衍射、核磁共振、X光、微波、真空薄膜等领域20多个实验项目,是物理学和光信息科学与技术专业的专业实验课程。
物理教学法实验室 配有微格教室、数字化信息系统实验设备、电磁打点计时器、静电演示实验箱、韦氏感应起电机、光的干涉衍射偏振演示器、充磁机、阴极射线管、电谐振演示仪、洛伦兹力演示仪、光电效应演示器、光通信及互感现象演示仪等器材。主要用于师范专业进行教学技能训练、教学论实验，演示实验训练、培养实验教学技能和能力。
物理演示实验室 演示实验通过多种仪器对丰富多彩的物理现象进行观察和探究，以激发各专业学生的探索热情、培养创新意识。可进行茹可夫斯基转椅、转动惯量、阻尼摆、傅科摆、飞机升力、高压放电、避雷针、楞次定律、双曲面等90多个实验。
光信息与光电技术实验中心
光纤通信实验室 主要设备有光纤通信原理综合实验系统、光无源器件实验箱、误码测试仪、波分复用器等。承担光纤通信课程的实验。可进行光信号发送和接收、PCM/ AMI/HDB3编译码、CMI/5B6B码型变换、光分路器和波分复用器性能测量等12个实验项目。
电磁场与微波技术实验室 主要设备有电磁波教学综合实验仪、数字存贮频谱分析仪、射频教学实训系统等。承担电磁场、微波技术与天线课程的实验教学。可进行电磁波极化、电磁波感应器设计与制作、微波传输线、定向耦合器等实验项目。
信息光学实验室 主要设备有激光全息与光信息处理综合测试仪、光学系统传递函数测量实验仪等。承担光信息科学与技术专业的专业实验。可进行激光全息与光信息处理综合实验、分辨率板直读法测量光学系统分辨率、利用变频朗奇光栅测量光学系统MTF值等实验项目。
激光技术实验室 主要设备有脉冲调Q固体激光器、激光光束分析仪、激光功率能量计等。承担光信息科学与技术专业的专业实验。可进行氙灯泵浦固体激光器的装调及静态特性、脉冲Nd:YAG激光倍频、激光模式测量与光束分析等实验项目。
电子电工实验中心
模拟电路实验室 主要设备有双踪示波器、DDS信号发生器、台式数字万用表、模拟电路实验箱等。主要承担电子信息工程、通信工程、物理学和光信息科学与技术专业的模拟电路实验。可完成基本放大器、电源、运算放大器的应用电路的近20多个实验项目。
数字电路实验室 主要设备有双踪示波器、DDS信号发生器、台式数字万用表、数字电路实验箱等。承担各专业的数字电路实验。可完成基本门电路和触发器的功能和特性测试实验，组合电路和时序电路的设计、组成和性能测试实验，数字电路应用小系统实验等20多个实验项目。
电工电路实验室：主要设备多功能、网络型电工电路实验台、通用示波器。承担电路分析和电工实验课程。可完成基尔霍夫定律、电压源与电流源的等效变换，正弦稳态电路的相量研究，三相交流电路电压、电流、功率的测量，变压器特性的测试，三相鼠笼式异步电动机的低压控制等20多个实验项目。
高频电路实验室 主要设备有BT-3GII频率特性测试仪、GOS-6052双踪示波器、DDS信号发生器、高频电子线路实验箱等。承担电子信息工程、通信工程专业的高频电路实验。可完成调制与解调、小信号调谐放大器、高频功率放大器等近20多个实验项目。
电子测量实验室 主要设备有低频频率特性测试仪、失真度测试仪、晶体管特性测试仪、双踪示波器、台式数字万用表、综合电子实验箱等。承担电子信息工程和通信工程专业的电子测量实验。可完成信号参数测试、元器件参数测试、电路参数测试等30多个实验项目。
综合电子设计实验室 主要设备有计算机、直流稳压电源、MF47万用表和常用工具。承担电子信息工程和通信工程专业的综合电子设计实验。为学生提供电子设计的开放式实验平台，在这里完成各种应用电路的设计、组装和调试工作，锻炼同学们的电子技术应用设计能力。
PCB板工艺实训室 主要设备有AM-9050自动换刀钻孔机、AM-GH1040激光光绘系统、AM-C4高速换向脉冲孔金属化设备、AM-SG400全自动线路板抛光机、AM-C7 PCB冲片机、AM-DQX60电镀铅锡机等全套PCB制版设备。承担电子信息工程、通信工程专业的PCB板工艺实验。可完成PCB板工艺中的所有环节的相关实验项目20多个，同时还可以对外承接小批量的PCB板加工。
SMT工艺实训室 主要设备AM-SMD838表面贴装回流焊机、AM-AUTOTP2自动贴片机等大型自动化设备，有电子工艺生产流水线20个工位。承担电子信息工程、通信工程专业的SMT工艺实训。可完成各种SMT产品的生产工艺实训，同时也可以对外承接小批量的SMT电路板加工焊接。
信息与通信实验中心
微机原理实验室 主要设备有DCVV-598JH微机原理与单片机实验系统及配套微机。承担本科生微机原理与接口技术、单片机原理与应用课程的软件和硬件实验课程，可进行相关原理、接口、控制、编程方面的实验项目近30个。
软件实验室 主要设备为M4000型计算机。承担电路分析、C语言程序设计、汇编语言、数据结构、现代软件编程技术、电子测量、数字信号处理等相关课程的软件仿真实验。可完成电路设计、电路分析仿真、数据结构、信号处理类60多个实验项目。
电子设计自动化（EDA）实验室主要设备有CPLD-4型EDA可编程逻辑器件实验箱、自动控制原理模拟实验仪、信号发生器和配套微机。承担电子信息工程和通信工程专业本科生EDA技术及应用、自动控制原理课程实验，以及数字信号处理和信号与系统课程的基于MATLAB环境的软件仿真实验。可进行组合逻辑电路、可编程器件设计、系统的阶跃响应分析、数字滤波器设计、信号与系统分析等实验项目50个。
数字信号处理（DSP）实验室 主要设备为数字信号处理实验箱、ARM嵌入式系统实验箱及开发板，配套微机。承担电子信息工程、通信工程专业本科生DSP原理与应用、嵌入式系统开发与应用等课程的实验。可进行基于DSP芯片、系统、外部控制、算法、Linux内核基础、Linux程序设计、Xscale 270接口等实验项目20个。
信号与系统实验室 配有RZ8662型信号与系统实验箱，数字示波器等设备。承担电子信息工程和通信工程专业本科生信号与系统课程的实验。可进行阶跃响应与冲激响应、抽样定理与信号恢复、信号的卷积、信号的分解与合成、滤波器特性等实验项目12个。
程控交换实验室 配有先进的RZ8623型程控交换技术实验平台，以及相应的测控设备。承担程控交换、现代通信网等课程的实验。可开设双音多频（DTMF）接收与检测、话路PCM CODEC编译码、二/四线变换与回波返损测试、数字时分复用与中继传输实验及程控交换原理等实验。
通信原理实验室 配有通信原理实验箱及测试设备，承担通信原理课程的实验教学。可开设信号发生器系统实验、脉冲幅度调制（PAM）及脉冲编码调制（PCM）实验、2FSK及2PSK调制解调实验、眼图实验、增量调制编译码等实验。
移动通信实验室 配有RZ6003移动交换机、RZ6002移动基站、RZ6001移动通信试验箱、计算机等设备，承担移动通信课程的实验教学。可开设语音模数转换和压缩编码实验、数据和语音系统通信实验、移动系统信令交互、无线信道及信道编码等实验。
现代通信实训中心 配备有完整电信运营网络微型化的现代通信实验平台，主要包含VOIP、IPTV、光传输、EPON光接入等四个实验平台，可完成通信工程及相关专业的实习实训任务；同时，它可以提供通信网络工程师、IPTV工程师等相关的职业培训和技能培训。可进行VOIP系统原理、VOIP电话互通配置、IPTV视频业务、SDH点对点组网配置、SDH环形组网配置、SDH复用段保护环保护（MSP）倒换、Telnet方式调试EPON设备、EPON接入安全保障配置、点对点FE以太网光接入组网等实验实训项目。

Ⅵ 10011000001100000101的AMI码和HDB3码为

你所询问的编码的问题可以通过相应的专业的技术编程人员的指导让你更好的了解先用的含义

Ⅶ 如何利用c语言编程实现将二进制码转换成hdb3码

抄吧：https://wenku..com/view/f0e33d8908a1284ac8504386.html
注意：原文排版不好，自己修改加空格。

Ⅷ 基于图结构应用《编码，译码器》的设计与实现 这个毕业设计应该从什么思路下手啊～～计算机专高手请指点

兄弟你这个论文有点难度了。不是随便拉拉就行了。得找专业书籍慢慢找和高人指导了。
我查到点不指导有没有用。
Turbo卷积码(TCC)是3G无线系统中所采用的前向错误校正（FEC）机制的整体部分。然而，Turbo译码器所带来的计算负担非常重，并不太适合采用传统DSP或RISC处理器实现。由于现场可编程逻辑阵列（FPGA）内在的并行结构，FPGA为解决3G基站收发器中所需要的符号速率FEC和其它计算密集的任务提供了一个高性能信号处理平台基础。

Turbo 编码

级联码方案（Concatenated coding schemes）是为了通过结合两个或更多相对简单的分量或构造模块码来获得较高的编码增益。Turbo码认为是对级联码结构的一种改进，其中采用迭代算法对相关的码序列进行译码。Turbo码是通过将两个或更多分量码应用到同一数据序列的不同交织版本上构成的。对于任何传统单分量编码，译码器的最后一级生成的都是硬判决译码数据位。为了使象Turbo码这样的级联码方案工作得更好，译码算法不应被限制为只能在译码器间传递硬判决。为最好地利用每个译码器获得的信息，译码算法必须可以实现软判决交换，而不是采用硬判决。对于采用两个分量码的系统，译码的概念是指将来自一个译码器的软判决输入到另一个译码器的输入，并将此过程重复几次以获得更好的判决，如图1所示 。

3GPP Turbo 编码器

图2为3GPP编码器。

输入数据流输入到RSC1，它为每个输入比特生成一个对等比特（Parity Bit）。输入数据还经过交织后由RSC2处理生成第二个对等比特流。
3GPP标准定义，输入块的长度在40至5114 位之间。编码器生成一个速率为1/3的包括原始输入位和两个对等位的系统码。通过打孔方法可以获得1/2编码速度的编码。递归系统编码器的实现比较直接，然而交织器则不那么简单，要比标准的卷积或块交织器复杂。

一旦将输入数据块长度K 提供给编码器以后，编码器将计算交织矩阵行数R和列数 C，并创建相应的交织数据结构。R 和 C 是数据块长度K的函数。在输入符号被加载到交织矩阵以后，那么将根据一定的顺序进行行间交换和列间交换。交换模式是根据块长度K选择的（即依赖于K）。行和列交换完成后，通过逐列读出交织矩阵数据就可以得到最终的交织序列。在数据读出时需要进行删减操作，以保证在输出中只有正确的输入符号，请注意，交织阵列包含的数据位通常比K个原始输入符号要多 ，因为R C>K。然后，新的序列经过RSC2编码生成第二个对等位流。
实现交织器的一种方法是在存储器中存储完整的交换序列。即，一旦K 给定，即调用一个初始化例程（运行在处理器上的软件例程或利用FPGA中的功能单元）生成相应的交换序列，然后将这一信息存储在存储器中。然而，这一方法需要大量的存储器。利用Virtex -E FPGA 技术提供的 4096位每块的片上存储器，将需要[5114 13/4096]=17个存储器块。

在我们的方法中，采用一个预处理引擎生成一个序列值（存储），这一序列值被存储起来，交织器地址发生器将使用这些序列值。这一硬件单元采用几个小型数据结构（素数表）来计算所需要的序列。这一准备过程需要的时钟周期数与信息块的长度成比例。例如，对于K=40的块需要280时钟周期，而对于最大块长度K=5114，则需要 5290个时钟周期。该过程只需要在块长度变化时进行。地址发生器利用这些更为紧凑的数据结构来实时生成交织地址。

3GPP Turbo 译码器

译码器包括两个MAP（最大后验概率）译码器和几个交织器。Turbo算法的优良的性能源于可以在两个MAP译码器间共享可靠性信息（extrinsic data，外数据，或称先验数据）。

在我们的设计中，MAP译码器采用的是Bahl， Cocke， Jelinek 和 Rajiv (BCJR) 算法。BCJR算法计算每个符号的最大后验对数似然率，并且是一种真正的软判决算法。考虑到数据是以块的形式传输的，因此可以在时间维中前向或反向搜索一个符号序列。对于任一序列，其出现概率都是单独符号出现概率的乘积。由于问题是线性的，因此序列概述可以利用概率的对数和来代替。

为了与一般文献中的习惯一致，我们将译码迭代的前向和反向状态概率分别利用 和 来表示。通常，BCJR算法要求在接收到整个信息后才开始解码。对于实时应用，这一限制可能太严格了。例如，3GPP Turbo译码器将需要大量存储器存储一个5114符号信息块的完全状态结构（state trellis）。对于单片FPGA设计来说，这需要的存储资源太多了。与维特比（Vitebi）算法类似，我们可以先从全零向量 O和数据{yk}（k 从 n 到 n-L） 开始反向迭代。L次反向迭代可获得非常好的 n-L近似值。只要L选择合适，最终的状态标志（state metric）就是正确的。可以利用这一性质在信息结束前就开始进行有效的位译码。

L 被称为收敛长度。其典型值大约是译码器约束长度的数倍（通常为5至10倍），并随着信噪比的降低而增加。

通常，Turbo译码算法将计算所有的 （对整块信息），将这些数值存储起来，然后在反向迭代中与反向状态概率一起用来计算新的外信息（extrinsic information，或称先验信息）。我们的设计中采用了窗口化方法。

译码过程以一个前向迭代开始，计算包含L 个接收符号的块i的 值。同时，对未来（i+1）块进行一个反向迭代（标号 ）。对块i+1的反向迭代结束时，就获得了开始对块i 进行反向迭代所需要的正确的 初始向量。 与此同时对数似然函数（Lall）也在进行。 每一 和 处理过程都需要8个max* 操作 - 每个针对状态结构（tellis）中的8个结点之一。最终的对数似然计算需要14个并行max* 运算符。为了提供可接受的译码速率，在设计中采用了38个max* 功能单元。

从 C描述到FPGA设计

FPGA Turbo 编码译码器设计是利用基于C的设计和验证方法进行的，如图3所示。

算法开发阶段采用具有定点C类型的Art Library 来对定点计算的位真（bit-true）效应进行准确建模。在这一阶段考察了几种可能算法的定点性能。一旦选定正确的量化算法，就可利用A|rtDesignerPro创建一个专用DSP架构。A|rtDesignerPro的一个最强大的功能之一是可以插入和利用专用的数据通道核心（称为专用单元，ASU）。利用这些ASU加速器核心可以使我们处理Turbo译码器算法内在的计算复杂性。

A|rtDesignerPro可自动完成寄存器分配、调度和控制器生成。在Turbo编码译码器设计中， A|rtDesignerr的自动循环合并可获得最佳的；任务调度，MAP译码步骤的内部循环都只有一个周期长。

A|rtDesignerPro生成的最终结果是可综合的寄存器级（RT-level） VHDL或Verilog 描述。基于C的工具流支持FPGA专用功能。例如，可利用BlockRAM自动构造RAM，而寄存器文件也可利用分布式存储器而不是触发器来实现 。

最后，逻辑综合和Xilinx实施工具套件将RTL HDL 转换为 FPGA 配置位流。

FPGA Turbo 编码译码器实现

A|rtDesigner创建的Turbo编码器和译码器核心硬件结构包含许多专用ASU加速器。其中最重要的一个加速器完成max* 操作。max* 运算符根据下式计算两个幂值a 和 b：

max* (a,b)=ln(expc(a)+expc(b))。

如 图4所示， max* 运算是通过选择（a,b）最大值，并应用一个存储在查找表（LUT）中的校正因子近似进行的。这一近似算法非常适合利用Xilinx FPGA 实现，其中LUT是其最终基本构造单元。

结果

Turbo译码算法硬件字长的选择极大地影响总体性能。利用C-to-FPGA设计流程，这一定点分析是完全在C环境中完成的。结果示于图 5。

上图显示出了我们的浮点Turbo译码器算法和对应的定点算法之间的性能差别。仿真是在5114块长度、5次译码迭代和AWGN信道模型情况下进行的。结果清晰明显出性能的损失是非常小的。

我们的Turbo译码器的定点性能做为译码器迭代次数的函数 ，对于1.5 dB SNR，位错率为10-6。

译码器功能的实现非常具有挑战性，我们同时针对Virtex-E和 Virtex-II 器件进行了适配。Virtex-II 器件实施是采用运行在1.85 speedfile数据库上的Xilinx 4.1i 实施工具集完成的。利用XC2V1000BG575-5 FPGA实现的最终设计，达到了66 MHz 的时钟性能，消耗了3,060个逻辑片 和 16个块RAM。对于从40至 5114符号长度的块，采用5次译码迭代循环的情况下，译码器达到了2 至6.5 百万符号每秒（Msym/s）的吞吐量。编码器占用了903个逻辑片、3个块RAM并支持83 MHz时钟频率。对于从40至5114位的块长度，速率可达到9 至20 Msym/s。

能用上就好了，用不上别怪我。对不起哈~祝福你~