cpld编程软件

‘壹’ CPLD和FPGA的编程和配置有哪些方式

对CPLD/FPGA芯片进行编程配置的方式有多种
1、按使用计算机的通讯接口划分，有：
（1）串口下载（BitBlaster或MasterBlaster）、
（2）并口下载（ByteBlaster）、
（3）USB接口下载(MasterBlaster或APU)等方式。

2、若按使用的CPLD/FPGA器件划分，有：
1）CPLD编程（适用于片内编程元件为EPROM、E2PROM 和闪存的器件）；
2）FPGA下载（适用于片内编程元件为SDRAM的器件）

3、按CPLD/FPGA器件在编程下载过程中的状态划分,有:
1）主动配置方式。
在这种配置方式下,由CPLD器件引导配置操作的过程并控制着外部存贮器和初始化过程；
2）被动配置方式。
在这种配置方式下,由外部CPU或控制器（如单片机）控制配置的过程。
CPLD/FPGA器件按照正常使用和下载的不同过程其工作状态分为三种：
1、用户状态(User mode)
即电路中CPLD器件正常工作时的状态；
2、配置状态(Configuration mode )
指将编程数据装入CPLD/FPGA器件的过程，也可称之为下载状态；
3、初始化状态(Initialization)
此时CPLD/FPGA器件内部的各类寄存器复位，
让I／O引脚为使器件正常工作作好准备。
ALTERA公司的开发系统MAX+PLUSⅡ可以生成多种格式的编程数据文件。对于不同系列器件, 所能生成的编程/配置文件类型有所不同, 但大致可有下面几种类型:

①SRAM Object格式（.sof）:
SOF格式文件用于FLEX器件的Bit Blaster或Byteblaster被动配置方式。
MAX+PLUS II编译综合工具会在编译综合过程中自动为FLEX系列器件生成SOF数据格式文件, 其它数据格式均可由该种格式转化而成。

②Programming Object格式（.pof）:
POF格式文件用于对MAX系列器件编程配置, 也可以用于对采用EPROM配置方式的FLEX器件进行配置。POF文件也是由MAX+PLUS II软件在编译综合过程中自动产生。

③十六进制格式（.hex）:
HEX格式文件是使用第三方编程硬件对并行EPROM编程的数据文件，从而可以将并行EPROM作为数据源, 用微处理器对FLEX器件进行被动串行同步（PS）配置或被动串行异步（PSA）配置。

④ASCII码文本格式（.ttf）:
TTF格式文件适用于被动串行同步（PS）配置和被动串行异步（PSA）配置类型, 它在配置数据之间以逗号分隔。

编程一般会用：Verilog和VHDL两种来完成，也用用电路直接搭的，那种比较高端，需要很丰富的设计经验，和对数字电路的了解

‘贰’ 怎样学习CPLD

学习CPLD可以分为几个方面：1、软返灶件相如quartusⅡ 2、语言 Verilog HDL接近C语言更加形象易学（本人漏兄扮观点）3、数电基础 4、然后再有一个学习板就可以开始做实验了。
书籍建议：《Altera FPGA/CPLD 设计》（基础篇）
《Verilog 数字系尘哪统设计教程》夏宇闻编
电子技术基础（数字部分）第五版

‘叁’ 谁知道CPLD是干嘛的和单片机有什么区别

CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。
广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。
单片机广泛应用于仪器仪表、家用电器、医用设备、航空航天、专用设备的智能化管理及过程控制等领域。

‘肆’ PLD CPLD 以及FPGA可以多次重复擦写吗如果能是用什么软件或则其他的什么方法实现的呢

可以擦写呀，你要看看是那家公司出的芯片，都是有相应的开发软件的，使用JTAG接口来实现从新烧写的

‘伍’ 请教一个CPLD/FPGA的问题，我这里有altera公司的EPM7064,想用它开发项目，请问我需要安装什么软件和语言

需要安装Quartus II 软件,可族旦以去官网下载唯岩;
硬件描述语言有VHDL和verilog,建兆山扰议学习verilog(类似于C语言).

‘陆’ 电气方面会用到哪些仿真软件或工具(电路仿真用什么软件)

1.pspice，是针对电力电子方面的，即做高频开关电源的，它是器件级别的仿真，很细致，对察银缓参数设计的精确性要求也比较高。

2.matlab，针对控制，新能源，强电，电机等方面，它的功能强大，不只是电气电路仿真，还包括数学建模，分析等等。电气的人一般用到里面的Simulink。在simulink里又一般用到其中的Simulink和这两个子模块。

3.powersim，有些学校也在用这种软件仿真，这个介于pspice和powersim之间。

还有一些逻辑控制编程软件，如MAXPlus2（FPGA、CPLD）等等。

(6)cpld编程软件扩展阅读：

如今PLECS被全球众多知名公司的研发工程师誉为“全球最专业的系统级电力电子电路仿真软件”。PleximGmbH公司打破了传统意义上的软件开发战略，八年来，该公司采集全球超过40多个国家的PLECS用户的反馈，对PLECS进行定期升级，更多符合电力电子研发工作人员使用的新功能，使得PLECS越来越多的受到使用者的青睐。

如今的PLECS，已经拥有PLECSBlockset（嵌套版本搏运）(PLECS作为在MATLAB/Simulink运行环境下的一款高速电力败模电子仿真工具)和PLECSStandalone版本（独立版本）两个版本。版本也由2002年的1.0.1升级至如今的3.2.4。

‘柒’ CPLD通过什么方法实现内部电路，是否是通过编程语言来实现电路的硬件化

CPLD内部是若干个与非门阵列（少的有几百个，多的可以有几万个与非门），通过编程器将一定的指令写入，改变阵列中的熔丝（在CPLD中起纤睁到类似电路中导线的作用）的连接规律，组成特定功能的电路。
编程语言只是用户的操作亩没界面，然后由编程软件将其编译成机器能看到懂的毁耐岁机器语言，再进行烧写。

‘捌’ cpld是什么意思

CPLD（Complex Programmable Logic Device）是Complex PLD的芦尺简称，一种较PLD为复杂的逻辑元件。CPLD是一陪毁高种用户根据各自需要而自行构造逻辑功能的数字集成电路。

其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。

器件特点

它具有编程灵活、集成度高、设计开发周期短、适余橘用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产（一般在10000件以下）之中。

几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。

CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。

‘玖’ 简述基于eda软件的fpga/cpld设计流程主要包括哪几个步骤

1、功能定义/器件选型

一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。

2、设计输入

设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入给EDA工具的过程。常用的方法有硬件描述语言(HDL)和原理图输入方法等。原理图输入方式是一种最直接的描述方式，在可编程芯片发展的早期应用比较广泛，它将所需的器件从元件库中调出来，画出原理图。

3、功能仿真

功能仿真也称为前仿真是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。

4、综合优化

所谓综合就是将较高级抽象层次的描述转化成较低层次的描述。综合优化根据目标与要求优化所生成的逻辑连接，使层次设计平面化，供FPGA布局布线软件进行实现。

5、综合后仿真

综合后仿真检查综合结果是否和原设计一致。在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响。但这一步骤不能估计线延时，因此和布线后的实际情况还有一定的差距，并不十分准确。

6、实现与布局布线

布局布线可理解为利用实现工具把逻辑映射到目标器件结构的资源中，决定逻辑的最佳布局，选择逻辑与输入输出功能链接的布线通道进行连线，并产生相应文件(如配置文件与相关报告)，实现是将综合生成的逻辑网表配置到具体的FPGA芯片上，布局布线是其中最重要的过程。

7、时序仿真

时序仿真，也称为后仿真，是指将布局布线的延时信息反标注到设计网表中来检测有无时序违规(即不满足时序约束条件或器件固有的时序规则，如建立时间、保持时间等)现象。时序仿真包含的延迟信息最全，也最精确，能较好地反映芯片的实际工作情况。

8、板级仿真与验证

板级仿真主要应用于高速电路设计中，对高速系统的信号完整性、电磁干扰等特征进行分析，一般都以第三方工具进行仿真和验证。

9、芯片编程与调试

设计的最后一步就是芯片编程与调试。芯片编程是指产生使用的数据文件(位数据流文件，Bitstream Generation)，然后将编程数据下载到FPGA芯片中。其中，芯片编程需要满足一定的条件，如编程电压、编程时序和编程算法等方面。

‘拾’ CPLD支持什么在线调试工具

一、实验目的

1. 熟悉CPLD的开发软件的基本使用。
2. 掌握CPLD逻辑电路设计方法。
3. 会用逻辑分析仪进行数字电路的测试分析。

二、实验任务和内容

1. 在CPLD中设计一个多位计数器电路，设计要求为：
（1）6位十进制加法/减法计数器，运行过程中可改变加法或减法；
（2）输入计数信号频率最高1MHz，信号电平为0～5V的脉冲信号。
（3）6位数码管动态扫描显示，显示亮度均匀，不闪烁。
（4）有手动清零按键。
2．对设计的电路进行软件仿真
3．计数器电路的CPLD下载、实验调试。
4．使御历用虚拟逻辑分析仪进行调试和测试

三、实验器材
1. 1.SJ-8002B电子测量实验箱 1台
2．计算机(具有运行windows2000和图形化控件的能力 1台
3．函数发生器 1台
4. SJ-7002 CPLD实验板 1块
5 . 短接线若干

四、实验原理
4.1 CPLD介绍

可编程逻辑器(PLD)是70年代发展起来的一种划时代的新型逻辑器件，一般来说，PLD器件是由用户配置以完成某种逻辑功能的电路。80年代末，美国ALTERA和XILINX公司采用E2CMOS工艺，分别推出大规模和超大规模的复杂可编程逻辑器件(CPLD)和现场可编程逻辑门阵列器件(FPGA)，这种芯片在达到高度集成度的同时，所具有的应用灵活性和多组态功能是以往的LSI/VLSI电路无法比拟的。到90年代，CPLD/FPGA发展更为迅速，不仅具有电擦除特性，而且出现了边缘扫描及在线编程等高级特性。另外，外围I/O模块扩大了在系统中的应用范围和扩展性。较常用的有XILIN X公司的EPLD和ALTERA及LATTICE公司的CPLD。
CPLD/FPGA的设计开发采用功能强大的EDA工具，通过符合国际标准的硬件描述语言(如VHDL或VERILOG-HDL)来进行电子系统差陵设计和产品开发，开发工具的通用性，设计语言的标准化镇庆搜以及设计过程几乎与所用的CPLD/FPGA器件的硬件结构没有关系，所以设计成功的逻辑功能软件有很好的兼容性和可移植性，开发周期短；易学易用，开发便捷。
尽管CPLD、FPGA以及其它类型的PLD器件的结构各有其特点和长处，但是概括起来它们都是由三大部分组成的：（1）一个二维的逻辑块阵列，构成器件的逻辑组成核心；（2）输入/输出块（3）连接逻辑块的互联资源，连线资源由各种长度的线段组成，也包括用于连接逻辑块之间，逻辑块与输入输出部分的可编程连接开关。
本CPLD实验电路板选用ALTERA公司的EPM7128SLC84器件，EPM7128SLC84的特点为：84引脚Pin，内部有128个宏单元、2500个等效逻辑门、15ns的速度、PLCC84封装形式。除电源引脚、地线引脚、全局控制引脚和JTAG引脚外，共提供了64个可用I/O脚，这些引脚可以任意配置为输入、输出和双向方式。