可编程滤波器芯片

⑴ 询问一款可以做-3d截止频率是10Mhz低通滤波器的可编程滤波芯片。。。急急急啊，谢谢~

LM324是不行的，对小信号输入波形性对好点，你这电路应该是用来做DDS的，滤波器有几V的输入时波形会有失真点，而且带宽也就1MHz。如果你的滤波器没有增益的话，可用NE5532，带有增益的话可用LM318（15MHz）或更高带宽的，如MC33282，OP37等

⑵ cc2430是单片机吗

CC2430是单片机。
一、CC2430概述：
CC2430单片机是TI公司（德州仪器）生产的一款专用于IEEE 802.15.4和Zigbee协议通信的片上系统解决方案。其RF内核是基于工业领先的射频通信芯片CC2420。在单个芯片上集成了CPU、存储器、常用片内外设和RF射频单元。它具有1个8 位CPU（8051），主频达32MHZ，具有最大128 KB可编程FLASH和8KB的SRAM，片内外设非常丰富，主要包括1个5通道8位至14位可编程ADC转换器、4个定时器（其中包括一个MAC定时器）、2个USART，1个DMA控制器、1个AES128 协同处理器、1个看门狗定时器、1个内部稳压器、21个可编程I/O 引脚，可配置为通用I/O，也可配置为外设专用引脚。CC2430 芯片采用0.18μm CMOS工艺生产，在接收和发射模式下，电流损耗分别低于27mA和25mA。具有3种休眠模式,从休眠模式转换到正常模式仅需54us，特别适合要求电池长期供电的应用场合。
二、CC2430的主要特点：
1)高性能和低功耗的8051微控制器核。
2)集成符合IEEE802.15.4标准的2.4 GHz的RF无线电收发机。
3)优良的无线接收灵敏度和强大的抗干扰性。
4) 32，64，128KB在线系统可编程FLASH。
5) 多通道DMA控制器。
6) 非常少的外部组件。
7) 低电流功耗（运行在32MHZ时，RX：27mA，TX：25mA）。
8) 在休眠模式时仅0.9 μA 的电流功耗，外部的中断或RTC 能唤醒系统。
9) 在待机模式时少于0.6μA 的流耗，外部的中断能唤醒系统。
10) 从低功耗到正常工作模式需要的时间极少。
11) 硬件支持CSMA/CA 功能。
12) 较宽的电压范围（2.0～3.6 V）。
13) 支持数字RSSI/LQI指示。
14) 具有电池监测和温度传感器。
15) 8通道8～14 位模数转换的ADC。
16) 集成 AES 安全协处理器。
17) 带有 2 个强大的支持多组串行协议的USART
18) 1个符合IEEE 802.15.4 规范的MAC定时器，1个16 位定时器和2个8 位定时器。
19) 21个通用I／O引脚，其中有2个具有20mA灌电流和拉电流能力。
20) 灵活功能强大的的开发环境。
三、CC2430 芯片的引脚功能
CC2430 芯片采用7 mm×7mm QLP封装，共有48个引脚。全部引脚可分为I/O 端口线引脚、电源线引脚和控制线引脚三类。
1、I/O端口线引脚功能
CC2430有21个可编程的I/O口引脚，P0、P1端口是全的8 位的，P2 端口只有5 个引脚。通过软件配置相关SFR特殊功能寄存器，可使引脚作为通用输入输出引脚、片内外设使用引脚或外部中断使用引脚。I/O口关键特性如下：
1)可设置为通用I/O 口，也可设置为片内外设使用的I/O口。
2)在输入时，可设置为上拉、下拉或三态状态。
3)全部21个I/O引脚都具有响应外部的中断能力，中断可以用来唤醒休眠。
1～6 脚（P1_2～P1_7）：具有4mA输出驱动能力。
8，9 脚（P1_0，P1_1）：具有20mA的驱动能力。
11～18脚（P0_0 ～P0_7）：具有4mA输出驱动能力。
43，44，45，46，48 脚（P2_4，P2_3，P2_2，P2_1，P2_0）：具有4mA输出驱动能力。
2、电源线引脚功能
7 脚（DVDD）:为 I/O提供2.0～3.6V工作电压。
20 脚（AVDD_SOC）:为模拟电路连接2.0～3.6V的电压。
23 脚（AVDD_RREG）:为模拟电路连接2.0～3.6V的电压。
24 脚（RREG_OUT）：为25，27～31,35～40引脚端口提供1.8V的稳定电压。
25 脚 (AVDD_IF1 ):为接收器波段滤波器、模拟测试模块和VGA 的第一部分电路提供1.8
V电压。
27 脚（AVDD_CHP）:为环状滤波器的第一部分电路和充电泵提供1.8V电压。
28 脚（VCO_GUARD）:VCO屏蔽电路的报警连接端口。
29 脚（AVDD_VCO）:为VCO和PLL环滤波器最后部分电路提供1.8V电压。
30 脚（AVDD_PRE）:为预定标器、Div-2 和LO缓冲器提供1.8V的电压。
31 脚（AVDD_RF1）:为LNA、前置偏置电路和PA 提供1.8V的电压。
33 脚（TXRX_SWITCH）:为PA提供调整电压。
35 脚（AVDD_SW） :为LNA/PA交换电路提供1.8V电压。
36 脚（AVDD_RF2）:为接收和发射混频器提供1.8V电压。
37 脚（AVDD_IF2）:为低通滤波器和VGA 的最后部分电路提供1.8V电压。
38 脚（AVDD_ADC）:为ADC和DAC的模拟电路部分提供1.8V电压。
39 脚（DVDD_ADC）:为ADC的数字电路部分提供1.8 V电压。
40 脚（AVDD_DGUARD）:为隔离数字噪声电路连接电压。
41 脚（AVDD_DREG）:向电压调节器核心提供2.0～3.6V电压。
42 脚（DCOUPL）: 提供1.8 V 的去耦电压，此电压不为外电路所使用。
47 脚（DVDD）: 为I/O 端口提供2.0～3.6V的电压。
3、控制线引脚功能
10 脚（RESET_N）:复位引脚，低电平有效。
19 脚（XOSC_Q2）:32 MHz的晶振引脚2。
21 脚（XOSC_Q1）:32 MHz的晶振引脚1，或外部时钟输入引脚。
22 脚（RBIAS1）:为参考电流提供精确的偏置电阻。
26 脚（RBIAS2）:提供精确电阻，43 kΩ，±1%。
32 脚（RF_P）:在RX 期间向LNA 输入正向射频信号,在TX 期间接收来自PA 的输入正向
射频信号。
34 脚（RF_N）:在RX 期间向LNA 输入负向射频信号；在TX 期间接收来自PA 的输入负向
射频信号。
43 脚 (P2_4/XOSC_Q2): 32.768 kHz XOSC的2.3端口。
44 脚 (P2_4/XOSC_Q1): 32.768 kHz XOSC的2.4端口。

⑶ 数字滤波器的概述

数字滤波器对信号滤波的方法是：用数字计算机对数字信号进行处理，处理就是按照预先编制的程序进行计算。数字滤波器的原理如图所示，它的核心是数字信号处理器。

如果采用通用的计算机，随时编写程序就能进行信号处理的工作，但处理的速度较慢。如果采用专用的计算机芯片，它是按运算方法制成的集成电路，连接信号就能进行处理工作，处理的速度飞快，但功能不易更改。如果采用可编程的计算机芯片，那么，装入什么程序机器就能具有什么功能。这种可编程芯片的优点很多，是现代电子产品的首选。如果是对模拟信号进行处理，则需要添加模数转换器和数模转换器。
参考《数字信号处理》杨毅明着p.183-184，机械工业出版社2012年发行。
数字滤波器是按照程序计算信号，达到滤波的目的。通过对数字滤波器的存储器编写程序，就可以实现各种滤波功能。对数字滤波器来说，增加功能就是增加程序，不用增加元件，不受元件误差的影响，对低频信号的处理也不用增加芯片的体积。用数字滤波方法可以摆脱模拟滤波器被元件限制的困扰。
数字滤波器一词出现在60年代中期。由于电子计算机技术和大规模集成电路的发展，数字滤波器已可用计算机软件实现，也可用大规模集成数字硬件实时实现。
数字滤波器是一个离散时间系统（按预定的算法，将输入离散时间信号(对应数字频率)转换为所要求的输出离散时间信号的特定功能装置）。应用数字滤波器处理模拟信号（对应模拟频率）时，首先须对输入模拟信号进行限带、抽样和模数转换。数字滤波器输入信号的数字频率（2π*f/fs,f为模拟信号的频率，fs为采样频率，注意区别于模拟频率),按照奈奎斯特抽样定理，要使抽样信号的频谱不产生重叠，应小于折叠频率（ws/2=π)，其频率响应具有以2π为间隔的周期重复特性，且以折叠频率即ω=π点对称。为得到模拟信号，数字滤波器处理的输出数字信号须经数模转换、平滑。数字滤波器具有高精度、高可靠性、可程控改变特性或复用、便于集成等优点。数字滤波器在语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。
数字滤波器有低通、高通、带通、带阻和全通等类型。它可以是时不变的或时变的、因果的或非因果的、线性的或非线性的。应用最广的是线性、时不变数字滤波器，以及f.i.r滤波器。