为什么服务器都用cpld

㈠ 如何测试服务器的CPLD

CPLD即复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。

其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标

㈡ 为什么要用dsp加cpld控制开关

CPLD和FPGA在使用上基本没有区别，只是工艺不同，有的需要外设存储器来存储控制程序。可实现多种功能，既可做运算，又可做控制。 而DSP主要用做运算处理，一般不用DSP做控制用。 一般FPGA和DSP会配合使用。

㈢ 请问VHDL语言都可以给CPLD和FPGA编程么，CPLD和FPGA哪个用的广

都可以
还要与器件配套的开发软件结合

细内容:FPGA与CPLD的区别

FPGA与CPLD的区别
系统的比较,与大家共享：
尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:
①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。

③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。

④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。

⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。

⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。

⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。

⑧CPLD保密性好,FPGA保密性差。

⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。

随着复杂可编程逻辑器件(CPLD)密度的提高,数字器件设计人员在进行大型设计时,既灵活又容易,而且产品可以很快进入市场。许多设计人员已经感受到CPLD容易使用、时序可预测和速度高等优点,然而,在过去由于受到CPLD密度的限制,他们只好转向FPGA和ASIC。现在,设计人员可以体会到密度高达数十万门的CPLD所带来的好处。
CPLD结构在一个逻辑路径上采用1至16个乘积项,因而大型复杂设计的运行速度可以预测。因此,原有设计的运行可以预测,也很可靠,而且修改设计也很容易。CPLD在本质上很灵活、时序简单、路由性能极好,用户可以改变他们的设计同时保持引脚输出不变。与FPGA相比,CPLD的I/O更多,尺寸更小。

如今,通信系统使用很多标准,必须根据客户的需要配置设备以支持不同的标准。CPLD可让设备做出相应的调整以支持多种协议,并随着标准和协议的演变而改变功能。这为系统设计人员带来很大的方便,因为在标准尚未完全成熟之前他们就可以着手进行硬件设计,然后再修改代码以满足最终标准的要求。CPLD的速度和延迟特性比纯软件方案更好,它的NRE费用低于ASIC,更灵活,产品也可以更快入市。CPLD可编程方案的优点如下：
●逻辑和存储器资源丰富(Cypress Delta39K200的RAM超过480 Kb)
●带冗余路由资源的灵活时序模型
●改变引脚输出很灵活
●可以装在系统上后重新编程
●I/O数目多
●具有可保证性能的集成存储器控制逻辑
●提供单片CPLD和可编程PHY方案
由于有这些优点,设计建模成本低,可在设计过程的任一阶段添加设计或改变引脚输出,可以很快上市

CPLD的结构
CPLD是属于粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的,而FPGA的路由是分割开的。FPGA可能更灵活,但包括很多跳线,因此速度较CPLD慢。
CPLD以群阵列（array of clusters）的形式排列,由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来,并且把CPLD内部的逻辑群连接起来。

CPLD之所以称作粗粒,是因为,与路由数量相比,逻辑群要大得到。CPLD的逻辑群比FPGA的基本单元大得多,因此FPGA是细粒的。

CPLD的功能块
CPLD最基本的单元是宏单元。一个宏单元包含一个寄存器(使用多达16个乘积项作为其输入)及其它有用特性。
因为每个宏单元用了16个乘积项,因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是为何CPLD被认为是“逻辑丰富”型的。

宏单元以逻辑模块的形式排列(LB),每个逻辑模块由16个宏单元组成。宏单元执行一个AND操作,然后一个OR操作以实现组合逻辑。

每个逻辑群有8个逻辑模块,所有逻辑群都连接到同一个可编程互联矩阵。
每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8,192b存储器,后者包含4,096b专用通信存储器且可配置为单端口、多端口或带专用控制逻辑的FIFO。

CPLD有什麽好处？
I/O数量多
CPLD的好处之一是在给定的器件密度上可提供更多的I/O数,有时甚至高达70%。
时序模型简单
CPLD优于其它可编程结构之处在于它具有简单且可预测的时序模型。这种简单的时序模型主要应归功于CPLD的粗粒度特性。
CPLD可在给定的时间内提供较宽的相等状态,而与路由无关。这一能力是设计成功的关键,不但可加速初始设计工作,而且可加快设计调试过程。

粗粒CPLD结构的优点
CPLD是粗粒结构,这意味着进出器件的路径经过较少的开关,相应地延迟也小。因此,与等效的FPGA相比,CPLD可工作在更高的频率,具有更好的性能。
CPLD的另一个好处是其软件编译快,因为其易于路由的结构使得布放设计任务更加容易执行。

细粒FPGA结构的优点
FPGA是细粒结构,这意味着每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起,FPGA的速度相当快。然而,随着设计密度的增加,信号不得不通过许多开关,路由延迟也快速增加,从而削弱了整体性能。CPLD的粗粒结构却能很好地适应这一设计布局的改变。

灵活的输出引脚
CPLD的粗粒结构和时序特性可预测,因此设计人员在设计流程的后期仍可以改变输出引脚,而时序仍保持不变。

为什么CPLD和FPGA需要不同的逻辑设计技巧？
FPGA是细粒器件,其基本单元和路由结构都比CPLD的小。FPGA是“寄存器丰富”型的(即其寄存器与逻辑门的比例高),而CPLD正好相反,它是“逻辑丰富”型的。

很多设计人员偏爱CPLD是因为它简单易用和高速的优点。CPLD更适合逻辑密集型应用,如状态机和地址解码器逻辑等。而FPGA则更适用于CPU和DSP等寄存器密集型设计。

新的CPLD封装
CPLD有多种密度和封装类型,包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD,无须外部引导单元,从而可降低设计复杂性并节省板空间。在给定的封装尺寸内,有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利,而无须更改板上的引脚输出。

CPLD的功耗
与同样密度的FPGA相比,CPLD的待机功耗更低。

CPLD FPGA （待机电流（在Vcc 为1.8V时））
50K 300μA 200mA
100K 600μA 200mA
200K 1.25mA 300mA

CPLD特别适合那些要求低功耗和低温度的电池供电应用,像手持设备。

许多设计人员都熟悉传统的PLD,并喜欢这种结构所固有的灵活性和易用性。CPLD为ASIC和FPGA设计人员提供了一种很好的替代方案,可让他们以更简单、方便易用的结构实现其设计。CPLD现已达到数十万门的密度,并可提供当今通信设计所需的高性能。大于50万门的设计仍需ASIC和FPGA,但对于小型设计,CPLD不失为一个高性价比的替代方案。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念,内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：
1）采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。 ——2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
3）FPGA内部有丰富的触发器和I／O

㈣ 为什么需要服务器负载均衡采用服务器负载均衡器有什么优点

随着网站、应用访问量的增加，一台服务器已经不能满足应用的需求，而需要多台服务器集群，这时就会用到负载均衡

它的好处

1. 负载均衡优化了访问请求在服务器组之间的分配，消除了服务器之间的负载不平衡，从而提高了系统的反应速度与总体性能；

2. 负载均衡可以对服务器的运行状况进行监控，及时发现运行异常的服务器，并将访问请求转移到其它可以正常工作的服务器上，从而提高服务器组的可靠性采用了负均衡器器以后，可以根据业务量的发展情况灵活增加服务器，系统的扩展能力得到提高，同时简化了管理。
   

㈤ 笔记本，台式机，服务器和嵌入式系统用不同的微处理器每个微处理器的设计都不同

采用的指令集不一样，嵌入式的是使用RISC精简指令集CPU，而笔记本，台式机，服务器都是采用CISC的复杂指令集CPU。全球CISC处理器最大的厂商是intel和AMD，他们的处理器结构有些差别，AMD把内存，显示适配器等集成到CPU中，而INTEL在主板上独立出来北桥和南桥。
至于嵌入式的CPU用途非常广泛，设计理念就是越小，越方便，越集成，高性能越好。一般用于智能控制。像手机，家电，航天等等，都是嵌入式的。笔记本和台式机都是微电脑，性能差不多。服务器最重要的是稳定，性能不见得要多好。 大概如此。手打的，说的有些零散

㈥ 主板刷cpld是什么

参见网络全科。网址如下：
http://ke..com/view/140068.html?wtp=tt

㈦ FPGA是干什么用的

FPGA作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。 与 ASIC 不同，FPGA在通信行业的应用比较广泛。

通过对全球FPGA产品市场以及相关供应商的分析，结合当前我国的实际情况以及国内领先的FPGA产品可以发现相关技术在未来的发展方向，对我国科技水平的全面提高具有非常重要的推动作用。

(7)为什么服务器都用cpld扩展阅读：

工作原理

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。

现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。

FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。

㈧ 左右bmc同时故障,可以通过

bmc故障处理电路、方法、装置、电子设备及存储介质
技术领域
1.本申请涉及通信技术领域，尤其涉及一种bmc故障处理电路、方法、装置、电子设备及存储介质。

背景技术：

2.目前，常规的服务器主板上均配置一个bmc控制器，此控制器能够实现服务器的远程监控，但是一旦bmc控制器故障，服务器将无法接收远程监控指令且无法管理服务器内部部件，造成服务器瘫痪死机。
3.因此，需要解决因bmc故障导致服务器死机的问题。
4.上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。

技术实现要素：

5.为了解决上述问题，本申请提供一种bmc故障处理电路、方法、装置、电子设备及存储介质，该电路在bmc故障时，实现cpld对服务器的管理和配置，进而实现bmc故障下通过cpld链路管理服务器的功能。
6.本申请第一方面公开一种bmc故障处理电路，所述bmc故障处理电路包括cpu及待管理部件、bmc和cpld；其中，
7.bmc与cpld相连；
8.cpu及待管理部件与电子切换开关的一端相连，电子切换开关的另一端与所述bmc或者所述cpld相连。
9.在一种实施方式中，所述cpld确定所述bmc故障，所述cpld控制所述电子切换开关的一端与所述cpld相连。
10.在一种实施方式中，所述cpld确定所述bmc正常，所述cpld控制所述电子切换开关的一端与所述bmc相连。
11.本申请第二方面公开一种bmc故障处理方法，所述bmc故障处理方法应用于如第一方面任意一项中的bmc故障处理电路中，所述bmc故障处理方法包括：
12.cpld判断bmc是否故障；
13.cpld根据bmc是否故障，控制电子切换开关的一端与所述bmc相连或者所述cpld相连。
14.本申请第三方面公开一种bmc故障处理装置，所述bmc故障处理装置包括如第一方面任意一项中的bmc故障处理电路，所述bmc故障处理装置包括故障检测单元和处理单元；其中，
15.所述故障检测单元，用于通过cpld检测bmc是否故障；
16.所述处理单元，根据所述故障检测单元的检测结果，控制电子切换开关的一端与所述bmc连接或者所述cpld连接。
17.本申请第四方面公开了一种电子设备，所述电子设备包括存储器和处理器；其中，所述存储器和所述处理器通过总线相互之间通信，所述存储器存储可被所述处理器执行的程序指令，所述处理器调用所述程序指令，执行如第二方面所述的方法。
18.本申请第五方面公开了一种计算机存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序被计算机处理器执行时实现如第二方面所述的方法。
19.本申请的电路在bmc故障时，实现cpld对服务器的管理和配置，进而实现bmc故障下通过cpld链路管理服务器的功能；从而解决bmc故障时造成服务器无法远程监控以及瘫痪死机的问题。
附图说明
20.此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
21.图1为现有技术中的一种bmc连接电路结构示意图；
22.图2为本申请实施例提供的一种bmc故障处理电路结构示意图；
23.图3为本申请实施例提供的一种bmc故障处理方法流程示意图；
24.图4为本申请实施例提供的一种bmc故障处理装置结构示意图。
具体实施方式
25.为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式进行详细说明。
26.本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的顺序在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
27.此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
28.本申请中cpld，特指服务器主板上已有的cpld控制器，常规作用是负责服务器电源上电管理；bmc(baseboard management controller)，负责服务器的部件管理和远程监控；服务器是计算机的一种，比普通计算机运行更快、负载更高。
29.图1中是现有技术。通讯信号线为多个信号线组，在该架构方案中，如果bmc发生故障，则服务器无法实现远程监控，bmc将服务管理部分部件，服务器将会瘫痪死机。
30.故本说明书公开了一种bmc故障处理电路，所述bmc故障处理电路包括cpu及待管理部件、bmc和cpld。如图2所示。
31.bmc与cpld相连；cpu及待管理部件与电子切换开关的一端相连，电子切换开关的另一端与所述bmc或者所述cpld相连。
32.在一个示例中，所述cpld确定所述bmc故障，所述cpld控制所述电子切换开关的一端与所述cpld相连。
33.在一个示例中，所述cpld确定所述bmc正常，所述cpld控制所述电子切换开关的一端与所述bmc相连。
34.如图2中，通讯信号线为多个信号线组，对应的切换开关也有多个，实现对通讯信号线组的切换，本说明书以1个切换控制信号进行说明。cpld通过bmc故障信号线判断bmc是否发生故障，如果bmc未发生故障，则控制切换开关使得cpu及待管理部件的通讯信号线连接至bmc控制器；如果bmc发生故障，则控制电子切换开关使得cpu及待管理部件的通讯信号线连接至cpld，由cpld进行服务器的管理和配置以及外接以太网接口实现服务器的远程监控。
35.此时，把服务器cpu与主要部件原有接入bmc的通讯信号经信号切换开关分出另外一组通讯支路至cpld；bmc正常工作时，信号切换开关切换通讯通道至bmc；如果bmc故障，cpld控制信号切换开关切换通讯通道至cpld，由cpld接管管理和配置服务器的功能。
36.本申请的电路在bmc故障时，实现cpld对服务器的管理和配置，进而实现bmc故障下通过cpld链路管理服务器的功能；从而解决bmc故障时造成服务器无法远程监控以及瘫痪死机的问题。也就是，本申请增加系统链路通道，防止bmc处由于单一设备故障造成的服务器系统瘫痪，增加系统容错能力，提高服务器稳定性。
37.本说明书的方案改变以往的仅能通过bmc管理和配置服务器的方式，增加通过cpld控制器管理和配置服务器的方式，解决bmc控制器故障带来的服务器无法远程监控以及瘫痪死机的问题。相当于增加服务器管理和配置的方式，通过cpld建立起另外一个服务器管理和交互的通道，对bmc起到冗余备份的作用。
38.此时，在现有主板cpld控制器的基础上扩展通讯接口，实现cpld对服务器的管理和配置，进而实现bmc故障下通过cpld链路简单管理服务器的功能。由于cpld配置和管理服务器没有bmc管理那么完善，实现一些必要的远程维护和设备管理配置即可，以免耽误服务器使用；后续再详细检修或更换bmc控制器。
39.本说明书还公开了一种bmc故障处理方法，所述bmc故障处理方法应用于如上所述的bmc故障处理电路中，所述bmc故障处理方法包括步骤s301
‑
s302。
40.s301、cpld判断bmc是否故障。
41.s302、cpld根据bmc是否故障，控制电子切换开关的一端与所述bmc相连或者所述cpld相连。
42.在一个示例中，若cpld确定bmc故障，则所述cpld控制电子切换开关的一端与所述cpld相连。
43.在一个示例中，若cpld确定bmc正常，则所述cpld控制电子切换开关的一端与所述bmc相连。
44.上述方法实施例中，与上述电路实施例中相同或相近之处，不再赘述。
45.本说明书还公开了一种bmc故障处理装置，所述bmc故障处理装置包括如上所述的bmc故障处理电路，所述bmc故障处理装置包括故障检测单元和处理单元。如图4所示。
46.故障检测单元，用于通过cpld检测bmc是否故障；
47.处理单元，根据所述故障检测单元的检测结果，控制电子切换开关的一端与所述bmc连接或者所述cpld连接。
48.在一个示例中，当所述故障检测单元确定所述bmc故障时，所述处理单元控制电子
切换开关的一端与所述cpld连接；或当所述故障检测单元确定所述bmc正常时，所述处理单元控制电子切换开关的一端与所述bmc连接。
49.上述装置实施例中，与上述电路实施例中相同或相近之处，不再赘述。
50.本说明书还公开了一种电子设备，所述电子设备包括存储器和处理器。所述存储器和所述处理器通过总线相互之间通信，所述存储器存储可被所述处理器执行的程序指令，所述处理器调用所述程序指令，执行如上所述的方法。
51.本说明书还公开了一种计算机存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序被计算机处理器执行时实现如上所述的方法。
52.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
53.专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
54.以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

㈨ 为了提高系统的稳定性和数据安全性，服务器通常都使用__________硬盘

就这个题来说应该选c，scsi接口的硬盘是企业级的，不过现在scsi已淘汰，替代的是sas接口，相应的硬盘也就是sas硬盘，sas硬盘在05年开始大量上市。

㈩ 为什么微软在服务器中用 FPGA 代替传统 CPU 可以使效能大幅提升

CPU是靠软件来运行程序的，FPGA是靠硬件逻辑来实现功能的，相对来说要快！