要求：1、应用外部中断设置开始和停止按键，可以控制系统的工作状态。
2、在开始表决的过程里，能够准确记录下每个表决开关是否被按下过（记忆功能）。
3、设置两个指示灯分别代表“通过”和“否
‘贰’ 基于FPGA的七人表决器
FPGA引脚可以驱动LED和数码管；
分配引脚要根据实际硬件连线，比如七段数码管分了七个引脚，想显示1就要给1对应的两个引脚低电平（假设你的数码管是共阳极的），想显示2就要给2对应的五个引脚低电平。
‘叁’ 求Verilog hdl编写的七人表决器的程序
mole voter7(pass, vote);
output pass;
input [6:0] vote;
reg [2:0] sum;
integer i;
reg pass;
always @(vote)
begin
sum=0;
for(i=0;i<=6;i=i+1)
if(vote[i])sum=sum+1;
if(sum[2])pass=1;
pass=1
else pass=0;
end
endmole
‘肆’ verilog 七人表决器 疑惑
如果第i个人投票为1，表示同意，同意的总数sum加1.
如果同意的总数加到4，sum的最高位为1，即3‘b100，表示大多数人同意pass=1.结果通过
‘伍’ 用单片机设计7人表决器电路原理图，汇编语言及原理分析。十万火急，求高人指点。
这个原理图的话就不用话了吧，很简单的，用七个IO口，然后每个IO口对应接两个按键，总共十四个，两个一组，一个是赞成，一个是反对，分别对应输入高电平或者是低电平，低电平的那个按键一端接单片机，一端接地，搞的那个一端接VCC，一端接单片机，然后再用七个IO口接七个LED灯用来显示结果的，如果你要显示统计之后的结果的话也行，就不用接LED了，接数码管就行了，然后再在中断脚接一个键，见得另一端接地，用来给中断信号。外围电路就接好了，至于程序方面的话，给你个思路，代码就麻烦你自己敲了，毕竟你要敲多了才熟练的。你可以在中断那里给一个信号，先提示裁判表决，然后你按下中断信号，在中断的服务程序里面写一个对刚开的接按键的IO口进行读取，用个寄存器，高电平的话就寄存器（就用R0吧）加一，把数字显示到数码管上面，或者直接便判断边对对应的LED进行点亮，就行了，程序其实不难。你可以显示着自己做一下，这样对你也是有好处的，直接把所有东西都给你了对你来说也不是一件好事。汇编方面如果还有问题的话在问吧。